Plataforma para la emulación y reconfiguración de arquitecturas CISC Y RISC

Abstract

Este proyecto ilustra la estructura y fundamentos operacionales de la unidades centrales de procesamiento (CPU), mediante la implementación de un sistema configurable con dos procesadores, uno de arquitectura RISC (Reduced Instruction Set Computing) y otro de arquitectura CISC (Complex Instruction Set Computing), en una FPGA ((Field Programmable Gate Array) en compañía de un programa interfaz de usuario para la programación y monitoreo de cada procesador.

This is a project planned to illustrate the structure and operational foundations of Central Processing Units, through the implementation of a configurable system with two processors, one RISC (Reduced Instruction Set Computing) and one CISC (Complex Instruction Set Computing), on an FPGA (Field Programmable Gate Array), along with a programming and monitoring user interface software.