

IMPLEMENTACIÓN DE UN TOCOCARDIÓGRAFO DIGITAL EN FPGA

JUAN CAMILO VANEGAS SERNA

UNIVERSIDAD PONTIFICIA BOLIVARIANA

ESCUELA DE INGENIERÍAS

MEDELLÍN

2013

IMPLEMENTACIÓN DE UN TOCOCARDIÓGRAFO DIGITAL EN FPGA

JUAN CAMILO VANEGAS SERNA

Trabajo de grado para optar por el título de Ingeniero Electrónico

Director

JAIRO JOSÉ PÉREZ GARCÍA, IEO, MSc.

UNIVERSIDAD PONTIFICIA BOLIVARIANA

ESCUELA DE INGENIERÍAS

MEDELLÍN

2013

Notas de Aceptación

Firma del Jurado

Firma del Jurado

Medellín, 19 de julio de 2013

*A todos quienes me acompañaron y
ayudaron durante este proceso.*

AGRADECIMIENTOS

A mi madre y a mi hermana, Carmen Helena Serna Gómez y Manuela Vanegas Serna, por su constante apoyo e interés en todos estos años de estudio y trabajo.

A mi padre, Joel de Jesús Vanegas, quien en tan poco tiempo logró enseñarme a ser la persona que soy hoy.

A mis amigos y compañeros de estudio, Juan Pablo Osorio Ospina y Mauricio Pacheco Jaramillo, por toda su amistad, ayuda y motivación a lo largo de los años estudiados juntos.

A mi grandiosa amiga, Ana María Arcila Posada, quien desde hace tanto me acompaña y apoya, convirtiendo cada instante en un nuevo aprender.

A mis eternos amigos, Juan Felipe Mejía García y Julián Arboleda Montoya, por la compañía y amistad ofrecida durante tantos años.

A mi director, Jairo José Pérez García, por su oportuna y precisa aparición para la construcción de este proyecto, quien enseñándome y guiándome con paciencia logró transformarlo en una realidad.

A mis magníficos profesores, Iván Darío Mora Orozco y José Valentín Restrepo Laverde, siempre atentos y dispuestos a colaborar en las dudas que surgen. Gracias por toda su ayuda y confianza depositada.

CONTENIDO

GLOSARIO	13
1. PRELIMINARES	15
1.1 INTRODUCCIÓN	15
1.2 PROBLEMÁTICA	16
2. ESTADO DEL ARTE	21
3. OBJETIVOS.....	24
3.1 OBJETIVO GENERAL	24
3.2 OBJETIVOS ESPECÍFICOS	24
4. MARCO TEÓRICO	25
4.1 SUFRIMIENTO FETAL (SF)	25
4.2 MÉTODOS DE MONITOREO	28
4.2.1 Auscultación fetal.....	28
4.2.2 Ultrasonido	29
4.2.3 Electrocardiografía Fetal (FECG)	29
4.2.4 Fonocardiografía.....	30
4.2.5 Dinamometría	31
5. MATERIALES Y MÉTODOS	33
5.1 HARDWARE	33
5.1.1 Micrófonos tipo <i>piezo-cerámicos</i>	33
5.1.2 Sensores de presión.....	35
5.1.3 Amplificador de Instrumentación.....	37
5.1.4 FPGA (Field Programmable Gate Array)	38

5.1.5	Pantalla de Terasic LCD Touch Panel Module (LTM).....	39
5.2	SOFTWARE.....	40
5.2.1	Altium Designer y Rhinoceros.....	40
5.2.2	MatLab.....	42
5.2.3	Simulink y System Generator	42
5.2.4	Xilinx ISE	43
5.2.5	Isim	44
6.	DESARROLLO	45
6.1	SEÑALES DE ESTUDIO	45
6.1.1	Registros de Audio	46
6.1.2	Contracciones uterinas	50
6.2	CIRCUITOS Y PCB.....	52
6.2.1	Micrófono piezo-cerámico.....	53
6.2.2	Sensor de presión piezo-resistivo.....	54
6.2.3	Sensor de presión piezo-eléctrico.....	57
6.2.4	PCBs	58
6.2.5	Trabajos con herramientas CAD.....	61
6.3	SIMULACIONES	61
6.3.1	Sistema de detección	62
6.3.2	Aplicación a señales grabadas	68
6.4	ENSAMBLE VHDL Y SYSTEM GENERATOR	77
6.4.1	Señales de reloj.....	78

6.4.2	Adquisición de señales	81
6.4.3	Filtrado y procesamiento de las señales.....	84
6.4.4	Sistema de detección	87
6.4.5	Visualización.....	90
6.5	ENSAMBLE DE LOS SISTEMAS	95
7.	RESULTADOS	97
8.	CONCLUSIONES	106
9.	TRABAJOS FUTUROS	109
	BIBLIOGRAFÍA	111

FIGURAS

Figura 1.	Tasa de mortalidad infantil en Colombia (muertes/1000 nacimientos)	17
Figura 2.	Tasa de mortalidad fetal por rango de edad de la madre	19
Figura 3.	Tasa de mortalidad fetal por grupo de causas de defunción	19
Figura 4.	Dispositivo de monitoreo cardiaco fetal diseñado por la NASA.....	22
Figura 5.	Corneta de Pinard	29
Figura 6.	Micrófono tipo <i>Piezo-cerámico</i> . A) BL-1785. B) Respuesta en frecuencia (1V/0,1Pa).....	34
Figura 7.	FlexiForce de Tekscan).....	35
Figura 8.	Curva de respuesta FlexiForce	36
Figura 9.	Sensor piezo-eléctrico de Meas-Spec	36
Figura 10.	Serie FS de Honeywell. A FSG15N1A. B) FSS1500NSR	37
Figura 11.	FPGA Spartan-3E de Xilinx.....	39
Figura 12.	Pantalla de <i>Terasic</i> con conector IDE	40
Figura 13.	Señal fonocardiográfica.....	46
Figura 14.	Forma de onda de los sonidos cardíacos. A) S1. B) S2.....	47
Figura 15.	Espectro de frecuencia de S1 y S2 teórico	48
Figura 16.	Espectro de frecuencia obtenido de las grabaciones. A) S1. B) S2. ..	49
Figura 17.	Espectro de frecuencia de la grabación fonocardiográfica.....	50
Figura 18.	DIPs. A) DIP I. B) DIP II	52
Figura 19.	Circuito micrófono piezo-eléctrico	53
Figura 20.	Circuito para amplificar la señal del micrófono	54
Figura 21.	Circuito para amplificar la señal del sensor piezo-resistivo	56
Figura 22.	Circuito final para el sensor piezo-resistivo	56

Figura 23.	Circuito para el sensor piezo-eléctrico	58
Figura 24.	Tarjeta principal en 3D	59
Figura 25.	Tarjeta del micrófono en 3D	60
Figura 26.	Tarjeta del sensor piezo-resistivo en 3D	60
Figura 27.	Campana en 3D	61
Figura 28.	Señal de prueba	62
Figura 29.	Detector de flancos de subida	63
Figura 30.	Sistema detector de picos	64
Figura 31.	Todos los picos para la señal de prueba	64
Figura 32.	Sistema de discriminación de amplitud	65
Figura 33.	Picos por amplitud de la señal de prueba	66
Figura 34.	Sistema de discriminación de tiempo	67
Figura 35.	Picos por amplitud y tiempo	68
Figura 36.	Diagrama de bloques algoritmo de Pan y Tompkins	69
Figura 37.	Sistema con ventana de integración	71
Figura 38.	Resultado ventana de integración	71
Figura 39.	Circuito detector de envolvente	72
Figura 40.	Sistema con detector de envolvente	74
Figura 41.	Resultado detector de envolvente	74
Figura 42.	Detector de envolvente discretizado	75
Figura 43.	Detector de envolvente y ventana de integración.....	75
Figura 44.	Resultado detector de envolvente y ventana de integración	76
Figura 45.	Prueba con grabación	76
Figura 46.	Diagrama del DCM con Flip-Flop de funcionamiento de doble flanco	80
Figura 47.	Señal de reloj con contador	81

Figura 48.	Diagrama del ADC	82
Figura 49.	Diagrama de tiempos del ADC	83
Figura 50.	Forma directa I del filtro pasa bajos	85
Figura 51.	Forma directa I del filtro pasa altas	86
Figura 52.	Ventana de integración en <i>System Generator</i>	87
Figura 53.	Contador para discriminación por tiempo de picos.....	88
Figura 54.	Buffer con señal de reinicio	89
Figura 55.	Sistema de discriminación completo	90
Figura 56.	Diagrama de tiempos señal de sincronización horizontal.....	92
Figura 57.	Diagrama de tiempos señal de sincronización vertical	93
Figura 58.	Señales de sincronización del <i>Core</i>	93
Figura 59.	Diagrama de conexiones RAM - <i>Core</i> VGA	95
Figura 60.	Diagrama de conexiones sistema global.....	96
Figura 61.	Tarjetas electrónicas usadas.....	98
Figura 62.	Señal de prueba del micrófono.....	99
Figura 63.	Señal de prueba de sensores de presión. A) piezo-eléctrico. B) piezo-resistivo.	99
Figura 64.	Campana construida	100
Figura 65.	Señal del sensor de presión en la pantalla.....	103
Figura 66.	Detector de picos con discriminación A) todos los picos. B) 0,6 V y 300 ms. C) representa en la parte inferior la FCF mientras que en la parte superior se presenta la respuesta del sensor de presión.	104
Figura 67.	Tarjeta electrónica 3D con filtro pasabandas analógico	110

RESUMEN

Durante el proceso de gestación y trabajo de parto pueden aparecer diferentes complicaciones y patologías, en algunas ocasiones relacionadas con la obstrucción del flujo sanguíneo, originando perturbaciones como el sufrimiento fetal, la hipoxia fetal, aspiración de meconio o reducción de oxígeno en la sangre, los cuales pueden comprometer la integridad y vida del neonato. Las respuestas del feto y la madre ante estas situaciones se ven reflejadas en cambios de diferentes variables como lo son la Frecuencia Cardíaca Fetal (FCF) o las contracciones abdominales de la madre. Con el fin de detectar estos cambios asociados a anomalías fetales, se han buscado diferentes métodos que permitan el diagnóstico oportuno como lo son el uso sensores de presión piezo-resistivos y piezo-eléctricos para detectar las contracciones uterinas combinados con técnicas de adquisición de FCF como la auscultación directa, electrocardiografía fetal y fonocardiografía.

A lo largo de este trabajo se presenta el planteamiento, desarrollo y resultados obtenidos a través de la implementación de un tococardiógrafo digital capaz de adquirir la FCF y la intensidad de las contracciones uterinas de manera no invasiva. Para la adquisición se contó con un micrófono tipo piezo-cerámico y dos sensores de presión, uno piezo-eléctrico y el otro piezo-resistivo, además del uso de circuitos eléctricos para la adecuación de las señales y una FPGA como motor de filtrado y procesamiento con ayuda de las herramientas de simulación y programación *MatLab*, *Simulink*, *System Generator* y la plataforma de descripción de hardware de *Xilinx*.

PALABRAS CLAVES: FONOCARDIOGRAFÍA, FRECUENCIA CARDÍACA FETAL, SUFRIMIENTO FETAL, CONTRACCIONES UTERINAS, EFECTO PIEZO-ELÉCTRICO, VHDL.

GLOSARIO

EFFECTO PIEZO-ELÉCTRICO: es un fenómeno que presentan algunos cristales, los cuales al sufrir una deformación mecánica adquieren momentáneamente un diferencial de potencial y cargas eléctricas sobre su superficie. Este fenómeno también se presenta de manera inversa, es decir, al estar inmersos en un campo eléctrico, su forma física sufre una deformación¹.

FONOCARDIOGRAFÍA: registro de los sonidos cardiacos que pretende mejorar los resultados obtenidos con el estetoscopio acústico tradicional, buscando medir y diagnosticar, a través de las ondas sonoras producidas por los eventos cardiacos, características y complicaciones propias del corazón².

HIPOXIA: es un estado en el cual se presenta una deficiencia de oxígeno en la sangre, las células o tejidos del paciente, comprometiendo el buen funcionamiento de éstos³.

MECONIO: es un compuesto viscoso conformado por células muertas, secreciones del estómago y secreciones del hígado que aparecen durante el primer periodo fetal, las cuales se acumulan en el colon del feto durante el periodo de gestación y son expulsadas, en algunas ocasiones, después del nacimiento. También son conocidas como las primeras heces del neonato⁴.

SYSTEM GENERATOR: es un software de la compañía *Xilinx* enlazado con *MatLab* y *Simulink*, el cual facilita la programación de FPGAs al permitir de

¹ Alegsa. (19 de julio de 2013). *Definición de piezoelectricidad*. Obtenido de <http://www.alegsa.com.ar/Dic/piezoelectricidad.php>

² Dalcame. (19 de julio de 2013). *Fonocardiografía*. Obtenido de <http://www.dalcame.com/fono.html#.UemV5Y1yFsk>

³ Hipoxia. (19 de julio de 2013). *Hipoxia*. Obtenido de <http://hipoxia.org/>

⁴ Bebés y más. (5 de octubre de 2005). *El meconio, ¿qué es?* Obtenido de <http://www.bebesymas.com/lactancia/el-meconio-que-es>

manera gráfica conectar los diferentes bloques funcionales para obtener el sistema deseado. La traducción del sistema gráfico a descripción de hardware se puede dar en VHDL o Verilog⁵.

⁵ MathWorks. (19 de julio de 2013). *Xilinx System Generator and HDL Coder*. Obtenido de <http://www.mathworks.com/fpga-design/simulink-with-xilinx-system-generator-for-dsp.html>

1. PRELIMINARES

1.1 INTRODUCCIÓN

En el Grupo de Investigaciones en Bioingeniería (GIBIOING) de la Universidad Pontificia Bolivariana se han venido adelantando diversos proyectos que buscan la solución a diversos problemas dentro del área de la salud, esperando aportar a través de la aplicación de las ciencias exactas dispositivos, equipos, sistemas, algoritmos y análisis de datos que permitan avanzar y promover los conocimientos dentro de su área de trabajo e investigación. Dentro de estas intenciones se enmarca el proyecto “Implementación de un Tococardiógrafo Digital en FPGA”, el cual nace como una continuación de proyectos desarrollados en años anteriores que buscan, a través de la implementación conjunta de electrónica, procesamiento de señales e informática, diagnosticar y prevenir patologías relacionadas con complicaciones obstétricas durante el proceso de gestación y trabajo de parto de una madre.

Dentro de los objetivos del proyecto, se pretende encontrar soluciones que involucren el uso de sensores no invasivos, que se traduce en una disminución del riesgo de complicaciones ocasionadas por instrumentos de medida y monitoreo. Es por esto que el proyecto se basa en la fonocardiografía y en la excitación mecánica de la superficie uterina para obtener la FCF y las contracciones durante el embarazo, continuando con el estudio de este método que ha sido implementado en otras oportunidades en la Universidad Pontificia Bolivariana, buscando ser una alternativa a los métodos que involucran

ultrasonido.

La metodología implementada parte de la investigación de equipos funcionales existentes que trabajen con fonocardiografía y contribuyen a determinar los requisitos de diseño del sistema como lo son los sensores, adecuación de las señales, los filtros, métodos de procesamiento e interpretación de los resultados. La primera parte se compone del estudio de las señales con ayuda de la herramienta *MatLab*; seguidamente del diseño de una PCB (de sus siglas en inglés *Printed Circuit Board*) con la herramienta *Altium Designer 10* que permita la adquisición y acondicionamiento de las señales, permitiendo seguir con las simulaciones construidas en conjunto con *Simulink* y *System Generator*, también de Matlab, para finalmente pasar a la implementación sobre la FPGA en donde se permita la integración del sistema planteado y desarrollado.

Los temas están distribuidos de la siguiente manera, en el capítulo uno se presenta la problemática en el que se enmarca el proyecto. En el capítulo dos, se presenta el estado del arte; el tercer capítulo muestra el objetivo general y los específicos propuestos; en el cuarto capítulo se tratan aspectos teóricos relevantes para la ejecución del proyecto; en el quinto se describen los diferentes componentes de hardware y software usados para el desarrollo; el capítulo seis plantea, explica y evidencia la metodología del proyecto, retratando las tareas emprendidas y los análisis respectivos obtenidos después de la implementación de cada una; el capítulo siete presenta los resultados obtenidos a lo largo de la investigación para finalmente exponer las conclusiones y las fuentes bibliográficas consultadas durante la investigación.

1.2 PROBLEMÁTICA

Dentro de las preocupaciones modernas de un país se encuentra la preservación de la vida neonatal y de la primera infancia, buscando siempre a través de revisiones periódicas prevenir y tratar a tiempo complicaciones que pueden aparecer durante el embarazo o el momento de trabajo de parto. En Colombia

podemos encontrar un trabajo arduo por prevenir y disminuir las estadísticas de morbi-mortalidad, las cuales han pasado de 27,07 muertes entre 1000 nacimientos en el año 2000 a 15,92 muertes entre 1000 nacimientos en el año 2012. Estas estadísticas lo sitúan en un ranking realizado por el portal web *index mundi* entre 221 países en el lugar 107, dejando ver las necesidades de fortalecer los sistemas de salud con los que se cuentan en ciertas zonas del país para el tratamiento de la primera infancia⁶. En la figura 1 se puede apreciar el comportamiento decreciente de la tasa de mortalidad infantil en el país desde el año 2000.




Figura 1. Tasa de mortalidad infantil en Colombia (muertes/1000 nacimientos). (Tomado de : <http://www.indexmundi.com/g/g.aspx?c=co&v=29&l=es>)

La mayoría de las complicaciones obstétricas que acontecen en Colombia se presentan en zonas rurales y regiones pobres del país, dado que estas zonas no cuentan con garantías para el ingreso a la salud de tercer y cuarto nivel.

Todo esto se debe a la condición socio-económica de inequidad que vive el país, convirtiéndolo en el factor más relevante de la mortalidad nacional relacionado

⁶ index mundi. (9 de Enero de 2012). *Colombia. Tasa de mortalidad infantil*. Obtenido de <http://www.indexmundi.com/>

con el estrato y capacidad adquisitiva⁷. A esto se suma los problemas de embarazos en adolescentes, los cuales deben ser monitoreados constantemente por los altos riesgos que representan para el feto⁸. En la *Encuesta Nacional de Demografía y salud* (ENDS) desarrollada por Profamilia en el 2010, se encontraron datos relacionados con los embarazos en adolescentes que hacen que este problema sea sujeto de principal atención. La encuesta realizada a 9100 adolescentes entre 15 y 19 años reportó que una de cada cinco mujeres entre este rango de edad ha estado alguna vez embarazada⁹, siendo más susceptibles las mujeres de bajos recursos y con menor grado de escolaridad¹⁰.

Además, según las estadísticas del DANE, en Colombia durante el año 2012 se presentaron 5.793 casos de defunciones fetales en madres entre los 10 y los 19 años entre un total de 28.979, representando aproximadamente el 20% como se puede observar en la figura 2. De estas 28.979 defunciones fetales, 22.887 fueron causadas por complicaciones obstétricas y traumatismos del nacimiento, representando aproximadamente el 79%. En la figura 3 se reportan los porcentajes de las cuatro principales causas de las defunciones fetales observadas por el DANE¹¹.

⁷ López, E. E. (2002). La salud en Colombia: ABRIENDO EL SIGLO... Y LA BRECHA. *Gerencia y Políticas de Salud*, 76-94.

⁸ Bojanini, J. F., & Gómez, J. G. (2004). RESULTADOS OBSTÉTRICOS Y. *Revista Colombiana de Obstetricia y Ginecología*, 114-121.

⁹ Ministerio de la Protección Social. (2010). *Encuesta Nacional de Demografía y Salud*. Obtenido de Profamilia: <http://www.profamilia.org.co>

¹⁰ Flórez, C. E., & Soto, V. E. (2006). Fecundidad adolescente. *Notas de Población*, 41-73.

¹¹ DANE. (2012). *Muerte fetal por grupo de causas de defunción*.




Figura 2. Tasa de mortalidad fetal por rango de edad de la madre. (Tomado de: DANE. (2012). *Muerte fetal por edad de la madre.*)



Figura 3. Tasa de mortalidad fetal por grupo de causas de defunción. (Tomado de: DANE. (2012). *Muerte fetal por grupo de causas de defunción.*)

Dentro de los problemas más comunes que presentan las mujeres embarazadas durante su periodo de gestación y trabajo de parto se encuentra el Sufrimiento Fetal (SF). El SF es una complicación obstétrica que afecta en mayor parte los procesos de intercambio entre la madre y el feto, lo que conlleva a un deterioro continuo del feto que puede comprometer su vida o favorecer la aparición de lesiones permanentes en tiempos relativamente cortos. Este puede presentarse de dos formas; el primero es el Sufrimiento Fetal Crónico (SFC), el cual aparece durante el periodo de gestación, y el segundo es el Sufrimiento Fetal Agudo

(SFA), el cual aparece durante el trabajo de parto¹².

Uno de los mayores problemas del SF es que puede presentarse en cualquier embarazo, inclusive en los considerados de bajo riesgo obstétrico, lo cual implica la necesidad de uso de técnicas, dispositivos y equipos que faciliten el monitoreo y diagnóstico oportuno de variables comprometidas en el SF.

¹² Espinoza, J. (1973). Sufrimiento Fetal. *Revista Chilena Pediatría*, 523-529.

2. ESTADO DEL ARTE

El uso de la monitorización fetal y la adquisición de la FCF como técnica de análisis de bienestar del embarazo han venido cambiando aproximadamente desde 1818 cuando el estetoscopio fue inventado por Laennec¹³. Desde ese momento se han buscado diferentes maneras de procurar el diagnóstico oportuno y certero sobre el bienestar fetal el cual permita culminar de manera satisfactorio el proceso de gestación. En la actualidad se han realizado numerosas investigaciones alrededor de diferentes problemas obstétricos que permitan monitorear de manera prolongada y sencilla a la madre y el feto con elementos que acarreen menores costos de producción y mayor movilidad.

Uno de estos corresponde a la investigación llevada a cabo en asociación por la *NASA Langley Research Center* y la empresa *Veatronics, Inc.*, los cuales basados en un trabajo previo de la NASA con sensores piezo-poliméricos para el estudio del flujo de aire sobre las alas de naves aéreas, desarrollaron un dispositivo con siete de estos sensores que se ubica sobre el abdomen de la madre. Este arreglo de sensores permite detectar la señal acústica producida por el movimiento del corazón del feto transportado hasta el abdomen de la madre, en donde es posible registrar la FCF¹⁴. En la figura 4 se puede observar el

¹³ Díaz, J., & Gallego, B. (2005). Laennec y el estetoscopio. *Revista Cubana de Medicina General Integral*.

¹⁴ Zuckerwar, A. J., NASA Langley Res. Center, H. V., Pretlow, R., Stoughton, J., & Baker, D. (1993). Development of a piezopolymer pressure sensor for a portable fetal heart rate monitor.

dispositivo diseñado y la disposición de este sobre el abdomen de una madre.




Figura 4. Dispositivo de monitoreo cardiaco fetal diseñado por la NASA. (Tomado de: <http://www.nasa.gov/centers/langley/news/releases/2000/00-011.html>)

Otra investigación con resultados positivos corresponde al trabajo desarrollado por Moghavvemi y cols., en donde se describe la forma como se modificó un estetoscopio digital para mejorar el flujo de aire a través de la campana, y así poder llevarlo a un PC para su procesamiento. Junto a estas modificaciones mecánicas se estructuró un software que es capaz de analizar y graficar las señales que se reciben en tiempo real, permitiendo ver tanto el avance de la señal en el tiempo como su comportamiento espectral de la frecuencia. El trabajo se basó en el uso de dos micrófonos *Electret* ubicados en diferentes posiciones; el primero se ubica sobre el abdomen de la madre, mientras que el segundo se hace sobre el pecho de la madre para registrar su sonido cardiaco, lo cual permite en el software hacer la discriminación entre el sonido cardiaco del feto y el de la madre¹⁵.

Pero los avances recientes en la fonocardiografía no se centran en los elementos para la adquisición de la FCF, sino en los algoritmos y técnicas de tratamiento de señales que permitan obviar los ruidos registrados durante la sesión de toma de datos, los cuales logran estar bastante mezclados y cercanos en frecuencia, por

IEEE transactions on bio-medical engineering, 963-969.

¹⁵ Moghavvemi, M., Tan, B., & Tan, S. (2003). A non-invasive PC-based measurement of fetal phonocardiography. *Sensors and Actuators A: Physical*, 96-103.

lo que el uso de filtros como único sistema de contingencia de ruido no es suficiente. Uno de estos proyectos es el presentado por Vaisman y cols., el cual se basa en la implementación de un algoritmo de descomposición de la señal de entrada para la aplicación de una reducción de ruido a través de una transformada de Wavelet adaptativa. Gracias a este método lograron reportar una exactitud relativa a un ecógrafo del 94 al 97,5%¹⁶, lo cual permite concluir sobre la viabilidad de la fonocardiografía como método de diagnóstico médico.

Hasta este momento no se han reportado dispositivos comerciales que trabajen con la fonocardiografía como método de adquisición de la FCF.

¹⁶ Vaisman, S., Salem, S., Holcberg, G., & Geva, A. (2012). Passive fetal monitoring by adaptive wavelet denoising method. *Computers in Biology and Medicine*, 171-179.

3. OBJETIVOS

3.1 OBJETIVO GENERAL

Diseño y desarrollo de un tococardiógrafo digital basado en fonocardiografía y respuesta piezo-resistiva para la adquisición de la frecuencia cardíaca fetal y las contracciones uterinas maternas, empleando una FPGA para el tratamiento de la información.

3.2 OBJETIVOS ESPECÍFICOS

- Revisar el estado del arte asociado a la adquisición de la frecuencia cardíaca fetal y las contracciones uterinas maternas.
- Desarrollo de los circuitos electrónicos para la adquisición de la señal fetal-materna con sensores audibles y piezo-resistivos.
- Realizar una descripción de hardware en la FPGA para la adquisición, tratamiento y procesamiento de las señales.
- Diseñar un protocolo de pruebas para la validación del funcionamiento de los circuitos electrónicos y el procesamiento diseñado en la FPGA.

4. MARCO TEÓRICO

4.1 SUFRIMIENTO FETAL (SF)

Dentro de las concepciones médicas generales frente a los embarazos, teóricamente la mayoría deberían estar encerrados entre casos normales dados los conocimientos y avances dentro de la obstetricia moderna. Pero la realidad demuestra que existe un gran grupo de pacientes que presentan diversas patologías que perturban el normal crecimiento y desarrollo del feto durante el periodo de gestación; a este grupo se le denomina Embarazos de Alto Riesgo Fetal, los cuales terminan presentando en la mayoría de los casos SF¹⁷. Este fenómeno puede verse altamente influenciado por patologías de la madre, pero existen otras causas, como las que se muestran en la tabla 1, que facilitan su aparición en cualquier tipo de embarazo, tornándose en una situación demandante de continua monitorización y evaluación.

Uno de los principales problemas del SF consiste en el daño que puede generar al feto, los cuales provocan lesiones permanentes o la muerte en periodos relativamente cortos¹⁸. Es por esto que la demanda médica de dispositivos o técnicas capaces de abstraer características de bioseñales se vuelve crítica, sobretudo en casos comprobados de aflicción por patologías como el SF, en donde la continua monitorización puede significar el éxito de un tratamiento por la

¹⁷ Espinoza, J. op. Cit., 523-524.

¹⁸ Martín, D., & Pagés, G. (2005). Sufrimiento Fetal. En *Obstetricia Moderna* (págs. 496-505). Venezuela: McGraw Hill.

oportuna y adecuada intervención. Es por esto que un estudio claro sobre el SF debe tener como primera finalidad entender las bioseñales materno-fetales que se ven afectadas y permiten diagnosticar este fenómeno.

Tabla 1. Algunas condiciones asociadas con la alta incidencia de SF. (Tomado de: Espinoza, J. op. Cit., 523.)

Origen	Causa
Niño	Prematurez
	Malformación Congénitas
Madre	Toxemia
	Diabetes
	Trabajo de parto anormal
	Hipotensión
Placenta	Placenta previa
	Desprendimiento
Cordón Umbilical	Prolapso del cordón

Dentro de los diferentes estudios, se ha comprobado que existen dos señales fundamentales que permiten analizar la presencia de SF; estos son: la FCF y el equilibrio ácidobase. La FCF consiste en la detección y cálculo de la frecuencia cardiaca del feto, permitiendo registrar en el tiempo su variación la cual puede arrojar información acerca de la salud fetal y de la respuesta de los sistemas simpáticos y parasimpático, encargados del aumento y disminución de la FCF. Estas medidas deben presentarse y analizarse con cuidado, ya que no todos los cambios en la FCF pueden ser presencia de SF u otra complicación; los movimientos fetales, las contracciones uterinas, cambios en el ambiente y reacciones de la madre pueden influenciar también en esta variación, y en este tipo de casos pueden significar por el contrario un buen funcionamiento de los sistemas de respuesta del feto.

El segundo método consiste en la medida de pH de la sangre del feto, la cual puede ser tomada del cuero cabelludo; se ha demostrado que puede llegar a ser

una de las mejores técnicas para detectar SF¹⁹, pero su carácter invasivo lo hace de uso limitado.

En la medición de la FCF característica se pueden presentar tres técnicas de interpretación: variabilidad latido a latido, FCF basal y FCF periódica²⁰. La primera consiste en la medida de la FCF en tiempos definidos de corto o largo plazo, en donde los cambios incrementales de la FCF y de retorno a la frecuencia basal reflejan el comportamiento que presentan los sistemas simpáticos y parasimpáticos; el segundo corresponde a la medida de la FCF antes del trabajo de parto y las que se presentan entre contracciones; por último, la FCF periódica indica los cambios respecto a la línea basal, convirtiéndola en la técnica más importante para el diagnóstico del SF por la acción conjunta entre FCF y las contracciones uterinas de la madre. En la tabla 2 se presentan algunos de los factores que están relacionados con alteraciones de la FCF y que se deben tener en cuenta a la hora de arrojar un diagnóstico de SF.

¹⁹ Instituto Especializado Materno Perinatal: Maternidad de Lima. (2006). Evaluación del equilibrio ácido-base fetal. En *Guías Clínicas y Procedimientos para la Atención Obstétrica* (págs. 122-124). Lima.

²⁰ Martín, D., & Pagés, G. op. Cit., 498.

Tabla 2. Factores que alteran la variabilidad de la Frecuencia Cardíaca Fetal. (Tomado de: HERMAN, Van Geijn y otros. Patrones de la frecuencia cardíaca durante el parto. En: van Geijn HP, Copray FJ, editores. Procedimientos de control fetal. Barcelona: Masson S.A., 1997.)

Disminución	Aumento (patrón saltatorio)
Medicamentos (anestésicos, tranquilizantes, barbitúricos).	Medicamentos (efedrina)
Prematuridad importante	Aumento de la actividad fetal
Sueño fetal	Compresión del cordón
Hipoxia crónica	Hipertonía uterina
Daño cerebral	Embarazo cronológicamente prolongado
Bradiarritmias	Aspiración de meconio
Depresión del nodo sinusal con ritmo de escape	Bradicardia basal posterior o desaceleraciones variables

4.2 MÉTODOS DE MONITOREO

Por décadas, el estudio de la salud fetal y el acompañamiento al alumbramiento ha entregado diferentes técnicas basadas en las tecnologías y dispositivos de la época. A continuación se describen algunas de las técnicas más usadas y una breve descripción de cada una de ellas.

4.2.1 Auscultación fetal

Este es el primer método usado para la captación de la FCF y se basa en el uso del estetoscopio o de la corneta de Pinard, presentada en la figura 5, durante los intervalos de las contracciones uterinas a partir de la semana 16 de gestación. Este método es muy limitado dado que depende en gran medida de la observación del médico, convirtiéndolo en un método subjetivo y atado a la experiencia de este²¹.

²¹ Octavo semestre. (19 de julio de 2013). Técnicas de auscultación fetal. Obtenido de



Figura 5. Corneta de Pinard. (Tomado de: http://www.ventaequipomedico.com/index.php?main_page=index&cPath=65_71)

4.2.2 Ultrasonido

Son ondas mecánicas de presión en frecuencias por encima de los 20.000 Hz producidas por un transductor piezo-eléctrico y las cuales no son audibles por el hombre. Su funcionamiento se explica por la reflexión de ondas que se da por el choque de la onda producida con un obstáculo; el sensor receptor capta la energía reflejada y usando técnicas de tratamiento de señales digitales, se puede construir imágenes o sonidos análogos a los encontrados en el interior del cuerpo.

El principal problema de esta técnica consiste en el complejo funcionamiento del dispositivo, lo que lo hace muy costoso y usable solo por personal entrenado, dificultando la masificación de su uso. Además, algunas investigaciones no han logrado demostrar si el abuso de este método puede significar un problema para el feto, dado que al ser ondas de presión, pueden acontecer daños como el desprendimiento de la placenta o hundimientos en el cuerpo del feto²².

4.2.3 Electrocardiografía Fetal (FECG)

Consiste en el uso de electrodos capaces de detectar los potenciales eléctricos producidos por el corazón del feto. Existen dos procedimientos diferentes

<http://es.scribd.com/doc/33261921/69/TECNICAS-DE-AUSCULTACION-FETAL>

²² BabyCenter. (2013). *¿Es seguro hacerse muchos ultrasonidos?* Obtenido de <http://espanol.babycenter.com/a4200025/es-seguro-hacerse-muchos-ultrasonidos>

denominados método indirecto y método directo. El método indirecto ubica los electrodos sobre el vientre materno, aprovechando que los potenciales producidos por el corazón del feto se propagan a través de los tejidos hasta llegar a la superficie del abdomen de la madre. El método directo es aquel en donde el electrodo se fija directamente sobre el feto a través del cuello uterino de la madre.

La adquisición de manera indirecta es una técnica no invasiva, pero presenta numerosos problemas, dado que al estar ubicados los electrodos sobre el vientre materno el nivel de ruido es grande por la interferencia de actividades como la frecuencia cardiaca de la madre, las contracciones uterinas y el movimiento de otros órganos complicando las tareas de filtrado por la pobre relación señal a ruido. Por otro lado, el método directo brinda una clara información sobre la FCF, ya que al estar en contacto directo con el feto se elimina gran parte de ruido. El principal problema de este método radica en la necesidad de romper o atravesar membranas para el posicionamiento del electrodo, lo que requiere un tratamiento sanitario especial para evitar infecciones²³.

4.2.4 Fonocardiografía

La fonocardiografía es una técnica que registra las señales acústicas producidas por el corazón en la cual se mejora los resultados que se pueden obtener con un estetoscopio tradicional. Para su uso, generalmente se usa un acople entre el micrófono y una campana de fonendoscopio que permita amplificar en una primera instancia los sonidos que provienen del lugar de análisis deseado²⁴. Este método se clasifica dentro del grupo de técnicas pasivas no invasivas para la determinación de la FCF, y al ser necesario el uso solo de un micrófono, se convierte en una solución de bajo costo y de uso a largo plazo sin presentar complicaciones. Su principal problema se encuentra en la gran cantidad de

²³ Uribe, W., Duque, M., & Medina, E. (2005). Electrocardiografía y Arritmias.

²⁴ Universidad del Zulia. (febrero de 2012). *Estudio del bienestar y madurez fetal*. Obtenido de <http://www.slideshare.net/Medsfriend/estudio-del-bienestar-y-madurez-fetal>

sonidos que se pueden llegar a captar en el momento de la medida, afectando enormemente la fiabilidad del cálculo de la FCF; es por esto que la fonocardiografía exige un grado complejo de tratamiento de señales, los cuales permitan adecuar y obtener la señal deseada.

4.2.5 Dinamometría

La dinamometría consiste en la medición de la fuerza ejercida por algunos grupos musculares, los cuales permitan reportar el buen funcionamiento de estos. Últimamente este método ha estado sujeto al uso de sensores de fuerza de tipo piezo-resistivos o piezo-eléctricos, los cuales son capaces de variar sus propiedades eléctricas al ser sometidos a una fuerza externa²⁵. En los tococardiógrafos modernos, esta técnica ha sido usada como forma de medida indirecta de la intensidad de las contracciones uterinas de la madre con la ayuda de sensores ubicados sobre la superficie abdominal. Al ser una medición indirecta, se ve afectado por muchas variables externas que distorsionan la medida, sin embargo sigue siendo una de las herramientas claves para la comparación de la variabilidad de la FCF con los cambios de presión presentados en el útero durante las contracciones, lo que puede dar una idea al especialista acerca de la respuesta del feto a situaciones de estrés.

²⁵ Dinamometro. (20 de mayo de 2013). *Dinamometría*. Obtenido de <http://dinamometro.org/dinamometria/>

5. MATERIALES Y MÉTODOS

5.1 HARDWARE

En este apartado se describirán los elementos de hardware más relevantes usados durante todo el proceso de investigación, nombrando los criterios de selección para ellos y sus características más relevantes. No se dará claridad acá de la manera como fueron implementados o interconectados, dado que se ahondará en ellos en la sección de Desarrollo que corresponde al capítulo seis.

5.1.1 Micrófonos tipo *piezo-cerámicos*

Los micrófonos basados en efecto piezo-eléctrico han ganado respeto en el mercado, dado su sencillez de implementación y alta fidelidad de la onda captada. Su funcionamiento se basa en la deformación de un diafragma cerámico causado por las ondas de presión sonoras, las cuales como respuesta generan una tensión eléctrica sobre su superficie análoga a la amplitud y frecuencia del sonido que la generó.

Aunque su respuesta de frecuencia suele ser todavía un tema de estudio por su irregularidad, se han implementado principalmente en dispositivos que requieran ser de bajo costo y en donde la fidelización de sonido no sea muy estricta, como intercomunicadores, pequeños buzzer e inclusive en algunos prototipos de dispositivos auditivos para personas con dificultad de escucha.

En este trabajo se escogió un micrófono que cumpliera con cuatro características importantes. La primera es la respuesta en frecuencia, la cual es importante que

tuviera un comportamiento lo más plana posible entre las bajas frecuencias necesarias para este trabajo, evitando que sonidos en componentes espectrales de frecuencias no deseadas fuesen captadas de manera más fácil; la segunda fue el rango dinámico, el cual está asociado con el nivel máximo y mínimo detectado por el micrófono, la tercera es la direccionalidad asociada al ángulo de incidencia de la onda sonora; y por último la sensibilidad medida en dB SPL (nivel de presión sonora) con referencia de $20\mu\text{Pa}$.

Basándose en las investigaciones llevadas anteriormente en el Grupo de Investigaciones de Bioingeniería, se procuró escoger un micrófono de naturaleza de funcionamiento que no hubiese sido estudiado, lo que llevó a la selección de un micrófono tipo piezo-cerámico. El micrófono seleccionado fue el BL-1785 de la serie BL de la empresa *Knowles* que se presenta en la figura 6.




Figura 6. Micrófono tipo *Piezo-cerámico*. A) BL-1785. B) Respuesta en frecuencia (1V/0,1Pa). (Tomado de: http://www.knowles.com/search/product.htm?x_sub_cat_id=7)

Las especificaciones técnicas más relevantes de este micrófono son:

• Tipo de micrófono	Piezo-cerámico
• Dimensiones	7,92mm x 5,59mm x 2,28mm
• Sensibilidad (@1kHz)	-69 dB
• Direccionalidad	Unidireccional
• Consumo de corriente	50 uA
• Impedancia	4000 Ω
• Relación S/N	34 dB (máximo)

5.1.2 Sensores de presión

Durante el proceso de selección de sensores de presión se realizaron diferentes pruebas que permitieran seleccionar el más apropiado para la tarea de registrar cambios de intensidad de las contracciones uterinas. Para estas pruebas se usaron tres sensores diferentes que permitieran conocer las posibilidades y formas de respuesta de diversas naturalezas de medida. El primero en ser usado fue el sensor piezo-resistivo de fuerza *FlexiForce* de la empresa *Tekscan* mostrado en la figura 7, el cual varía su resistencia ante los cambios de fuerza sobre su superficie sensible.



Figura 7. FlexiForce de Tekscan. (Tomado de: <http://www.tekscan.com/flexible-force-sensors>)

Para este sensor se realizó un trabajo de caracterización de la curva de respuesta del cambio de resistencia frente a diferentes pesos al que fue sometido con la ayuda de un juego de pesas calibradas que se encuentran disponibles en los laboratorios de mecánica de la UPB. La curva obtenida se puede apreciar en la figura 8. Este sensor fue descartado al final tras analizar el comportamiento y

respuesta de los dos sensores que más adelante se van a describir.




Figura 8. Curva de respuesta FlexiForce

El segundo sensor en ser estudiado fue una lámina de naturaleza piezo-eléctrica de la serie DT de la empresa *Measurement Specialties (meas-spec)* mostrado en la figura 9, la cual entrega información cuando la lámina es sometida a una deformación física. Para la implementación de este sensor es necesario ubicar el elemento sensible sobre el paciente con una capa de aislamiento entre la piel y la lámina, ya que de no hacerlo se genera ruido en las terminales de salida, dificultando enormemente la captura del dato. Para estas pruebas se dispusieron de dos cintas adhesivas transparente, una a cada cara del sensor.



Figura 9. Sensor piezo-eléctrico de Meas-Spec. (Tomado de: www.meas-spec.com)

El último sensor implementado es de la empresa *Honeywell International Inc.* el cual pertenece a la serie FS de sensores de fuerza. Estos sensores funcionan por efecto piezo-resistivo y tienen internamente un puente de Wheatstone, el cual ayuda a obtener una salida diferencial proporcional a la variación del elemento sensible. Uno de estos sensores fue usado en las anteriores fases del

tococardiógrafo, el FSG15N1A, mostrado en la figura 10A, el cual está constituido por un embolo plano que se desplaza en la presencia de fuerza. En este caso se seleccionó el FSS1500NSR, mostrado en la figura 10B, el cual se diferencia en el elemento desplazable para la medida.




Figura 10. Serie FS de Honeywell. A FSG15N1A. B) FSS1500NSR. (Tomado de: www.honeywell.com)

Las características técnicas más relevantes de este sensor piezo-resistivo son:

- Desempeño robusto
- Rango de operación entre 0 y 1.500 gramos
- Salida eléctrica proporcional a la alimentación
- Extremadamente baja deflexión (30 micrones típicos @ full escala)
- Errores de linealidad bajos ($\pm 1,5\%$ *span*)
- Sensibilidad de 0,1mV/gramo mínimo
- Rápida respuesta en el tiempo
- Bajo consumo

5.1.3 Amplificador de Instrumentación

Un amplificador de instrumentación (AI) nace de la unión ordenada de amplificadores operacionales en una configuración que le permite adquirir características tales como alta impedancia de entrada y alto rechazo en modo común (CMRR, por sus siglas en inglés *Common-Mode Rejection Ratio*), las cuales lo convierten en un elemento perfecto para la amplificación de señales de

pequeñas amplitudes en presencia de ruido. Estos componentes se pueden construir o se pueden conseguir en el mercado embebido en un circuito integrado.

Los AI son amplificadores diferenciales, es decir, la señal que se obtiene a la salida es el resultado de la diferencia de potencial a la entrada multiplicado por la ganancia ajustada. Para éste proyecto se usó un INA326 de la empresa *Texas Instrument*, el cual cuenta con las siguientes características:

- Bajo potencial de *off-set* 50 μV máximo
- Bajo *Drift* 0,5 $\mu\text{V}/^\circ\text{C}$ máximo
- Baja corriente de polarización de entrada (*Input bias current*) 5 nA máximo
- Alto Rechazo en modo común (CMRR) 110 dB mínimo
- Entradas protegidas contra sobre-voltajes $\pm 40\text{ V}$
- Amplio rango de voltaje de alimentación $\pm 1,35\text{ V}$ a $\pm 18\text{ V}$
- Corriente en reposo baja (*Quiescent current*) 350 μA

5.1.4 FPGA (Field Programmable Gate Array)

Una FPGA es un dispositivo semiconductor el cual se encuentra organizado en una red matricial de compuertas las cuales pueden ser programadas para desempeñar una tarea. Dentro de la descripción de hardware, se debe llevar a cabo la separación del sistema en bloques, los cuales al ser interconectados puedan llevar a cabo la tarea deseada.

Para el proyecto se seleccionó una FPGA *Spartan-3E* de la compañía *Xilinx*, mostrada en la figura 11, que cumple con las exigencia demandadas para este proyecto. Las principales características de esta referencia son:

- 1600K compuertas
- 3.688 bloques lógicos configurables (para un total de 14.752 slices)
- 231Kbits de RAM distribuida
- 648Kbits para bloques de RAM
- 36 multiplicadores
- 8 DCMs

- Reloj de 50MHz
- 2 entradas de ADC por comunicación SPI con ganancia programable
- 40 pines de expansión por conector Hirose FX2




Figura 11. FPGA Spartan-3E de Xilinx. (Tomado de: www.digilentinc.com)

Dentro de esta se estructuró todo el sistema de adquisición, adecuación de la señal, procesamiento y visualización de la información gracias a la unión entre *Xilinx* y *MatLab*, a través del programa *System Generator*, que permite simular y programar la FPGA en un entorno gráfico que facilita las tareas de conexión e implementación.

5.1.5 Pantalla de Terasic LCD Touch Panel Module (LTM)

La pantalla LTM de la empresa *Terasic*, que se puede ver en la figura 12, es un kit pensado para las aplicaciones que necesitan interacción visual y táctil al mismo tiempo, desarrollada principalmente para tarjetas FPGAs de nivel educativo o de desarrollo de la empresa *Altera*. Cuenta con 40 pines que pueden ser conectadas a través de cable IDE para su implementación y puesta en marcha, entre los que se encuentra las fuentes, tierras, pines de sincronismo, 24 pines paralelos de color RGB, relojes, contraste y lectura de datos serial que se entregan cuando la pantalla es manipulada en su zona táctil. Dentro de las principales características técnicas se encuentran:

- Tamaño de 4,3 pulgadas
- Tecnología transmisiva de visualización
- Resolución de 800x480 pixeles

- 16 millones de colores
- Pitch de 0,039x0,117 mm
- ADC con interfaz serial para detección táctil
- Conversión X/Y de coordenadas para punto de contacto táctil

Esta pantalla funciona igual a la conexión de una pantalla VGA, es decir, una denominación de una pantalla analógica que se pinta pixel a pixel a una velocidad que está en función del número de pixeles y la velocidad máxima de pantallas completas o cambios en un segundo. Esta pantalla en particular necesita alimentación de un reloj de 33 MHz para funcionar correctamente.



Figura 12. Pantalla de *Terasic* con conector IDE. (Tomado de: *Terasic. User manual for LTM display*)

5.2 SOFTWARE

Para la realización del proyecto se usaron seis herramientas distintas de software que están conectadas en funcionalidad, facilitando todo el proceso de simulación e implementación. Las intenciones del uso de herramientas de simulación antes de la implementación estuvieron definidas de tal manera que permitieran validar los circuitos y bloques lógicos que llevarían a cabo las tareas de adecuación, procesamiento y visualización de la señal. A continuación se presentan cada una de las herramientas implementadas y la funcionalidad que desempeñaron.

5.2.1 Altium Designer y Rhinoceros

Altium Designer es un programa de diseño electrónico asistido por computadora (ECAD, por sus siglas en inglés *Electronic Computer aided design*) el cual facilita

las tareas de fabricación de tarjetas impresas (PCB, por sus siglas en inglés *Printed Circuit Board*). En este se pueden realizar desde el diseño esquemático hasta los archivos industriales necesarios para la elaboración de tarjetas a nivel comercial, lo que agiliza la producción de productos con circuitos eléctricos.

La herramienta cuenta con librerías estándar de componentes comerciales, facilidades para el diseño de nuevos componentes, ayudas para el ruteo de caminos, elaboración de tarjetas de una, dos o más capas, un sistema asistido de reglas de diseño que permiten llevar control de distancias de separación, grosores mínimos de caminos, longitudes de caminos, entre otros; ayuda de ruteo de FPGAs, visualización de las tarjetas en 3D, lista de materiales usados, entre muchas otras funcionalidades.

Además, el programa permite asociaciones con otros software de tecnología CAD como *Solid Edge* para visualizaciones del producto deseado a niveles de presentación en 3D, facilitando el diseño de las pistas de cobre en donde irá soportado los componentes, ya que se puede verificar por medio de un modelo 3D del componente que este se ubique exactamente en la posición deseada.

Para este proyecto se diseñaron tres tarjetas electrónicas diferentes buscando solucionar los problemas de integración de componentes eléctricos para la puesta en funcionamiento de los sensores y adquisición de las señales medidas. El programa facilitó la exportación de los diseños de tarjetas a archivos que pudiesen ser enviados a fabricantes de tarjetas y así obtener el resultado esperado; también ayudó en la fase diseño, mediante la visualización en 3D, en el posicionamiento de las pistas en donde se ubicarían los sensores, exportando diseños de componentes en programas CAD realizados algunos en *Solid Edge* y otros descargados en páginas web gratuitas de repositorios de componentes en 3D.

Para el diseño de la campana, en donde se soporta el micrófono y una pequeña PCB para su funcionamiento, se usó el programa CAD *Rhinoceros* que permite el modelamiento de componentes mecánicos en 3D, facilitando la tarea de

construcción asistida por computadora. Esta se diseñó pensando en la comodidad para poder tomar señales de prueba que permitieran verificar el sistema y cumplir así con los objetivos planteados.

5.2.2 MatLab

MatLab es una de las herramientas más usadas en el mundo investigativo que cuenta con su propio lenguaje de alto nivel el cual permite el desarrollo de cálculos numéricos-matriciales, algoritmos, visualizaciones y análisis de datos, simulaciones e interfaces graficas de manera rápida y sencilla sin necesidad de usar otros lenguajes como C o C++.

Dentro de las aplicaciones más comunes que se llevan a cabo con esta herramienta se tiene el cálculo matemático, la adquisición y procesamiento de señales, el procesamiento de imágenes, graficación 2D y 3D, simulaciones de control y herramientas para el diseño de controladores de diferentes naturalezas, entre otras. Las operaciones de matrices y vectores junto a las *toolbox* implementadas de diferentes ramas de la matemática y la ingeniería la convierten en una de las herramientas computacionales más fuertes que existen en el mercado, gracia a la facilidad de uso de las librerías con las que cuenta.

Para el proyecto se contó con el apoyo de éste software para la simulación de algoritmos de procesamiento y visualización de las señales. Se hizo uso de las funciones para la adquisición de señales de prueba, el diseño de filtros, graficación de resultados, transformadas rápidas de Fourier y discretización de modelos continuos.

5.2.3 Simulink y System Generator

Simulink es un software complementario de adquisición, procesamiento, simulación y visualización de datos perteneciente a la herramienta *MatLab*, la cual se caracteriza por tener una interfaz gráfica de trabajo basada en la conexión de bloques de funciones específicas para cumplir con una tarea. Esta característica hace que *Simulink* sea una herramienta fácil de manipular, ya que en ella se

encuentran disponibles un gran repositorio de *toolbox* con diferentes funciones para cumplir con las tareas propuestas.

Junto a esta herramienta, se creó un caso específico de diseño enfocado a FPGAs mediante el método gráfico de bloques de *Simulink* el cual está liderado por la unión entre *MatLab* y *Xilinx*. Este proyecto, llamado *System Generator*, consiste en una serie de *toolbox* diseñadas específicamente bajo las necesidades comunes de la descripción de hardware que busca facilitar y agilizar las tareas de creación de sistemas en códigos VHDL o Verilog.

En el proyecto se usaron en dos etapas diferentes estos dos software. La primera estuvo compuesta por la simulación con señales de prueba del sistema deseado en *Simulink* y *System Generator*, verificando que las salidas correspondieran a los resultados esperados; la segunda parte se implementó solo en *System Generator*, en donde se generó los códigos de los bloques simulados para su uso en la herramienta de integración, conexión y descripción de hardware de *Xilinx*.

5.2.4 Xilinx ISE

Xilinx ISE es un entorno de desarrollo para FPGAs y CPLDs en donde se puede llevar a cabo las tareas necesarias para la programación de sistemas embebidos a través de códigos de descripción de hardware. Además el programa cuenta con ayudas o librerías de componentes ya descritos por el fabricante en la sección de *CORE Generator & Architecture Wizard*, los cuales facilitan las labores de implementaciones de bloques sencillos como contadores, multiplicadores, memorias ROM y RAM, DCMs, multiplexores, entre otros. El programa también permite el uso de sistemas descritos en *System Generator* a través de la generación del código VHDL o Verilog que se realiza en *Simulink*, facilitando la unión de sistemas descritos en diferentes plataformas bajo una misma estructura para la implementación deseada.

En este proyecto se implementó *Xilinx ISE* como programa de integración de los diferentes bloques diseñados tanto en VHDL como en *System Generator*,

permitiendo la construcción del sistema de adquisición, procesamiento y visualización de los datos obtenidos de los sensores usados.

5.2.5 Isim

El *Isim* es un programa integrado al paquete de desarrollo de *Xilinx* que permite simular el comportamiento del hardware descrito en VHDL o Verilog ante las señales de entrada. Este simulador ayuda a la sincronización de señales que son necesarias que ocurran en determinados instantes, o para revisar si los cambios en las salidas se están presentando en los momentos planeados. En el proyecto esta herramienta facilitó la organización de las señales dependientes de los flancos del reloj como las operaciones de escritura y lectura sobre las memorias, las frecuencias de muestreo y los divisores de reloj.

6. DESARROLLO

Para llevar a cabo este proyecto fueron necesarios cinco grupos de actividades diferentes que permitieron evaluar y plantear diferentes soluciones para los objetivos proyectados; estos corresponden: un primer paso de simulación y estudio de las señales a medir caracterizado por el desarrollo de algoritmos y rutinas en *MatLab* que permitieran abstraer características claves para el ensamble de los diferentes sistemas. El segundo es una combinación de simulaciones paralelas entre *Simulink* y *System Generator* las cuales permitieran validar en una primera instancia componentes y descripciones de hardware que dieran solución a las medidas necesarias y planteadas. El tercero corresponde a la evaluación de los circuitos de prototipo y posteriormente el diseño de la PCB con ayuda de *Altium Designer*, los cuales permitieran obtener de manera adecuada cada una de las señales necesarias. El cuarto estuvo enfocado a la realización de pruebas para la puesta en marcha híbrida de sistemas desarrollados en *System Generator* y *Xilinx ISE* como lo fue la implementación del ADC y la pantalla. Y por último se realizó el ensamble general entre los circuitos electrónicos y la descripción de hardware, lograda a través de VHDL como gestor de las conexiones junto con los sistemas de medida desarrollados en *System Generator*.

6.1 SEÑALES DE ESTUDIO

Esta primera parte estuvo acompañada extensamente por la revisión y el uso de

los diferentes archivos que quedaron almacenados en el Centro de Bioingeniería de la Universidad Pontificia Bolivariana de las anteriores investigaciones del tocardiógrafo. A continuación se muestran las principales características extraídas de las grabaciones.

6.1.1 Registros de Audio

Esta actividad estuvo soportada sobre la plataforma *MatLab* para el análisis de las señales que se tenían registro. En la figura 13 se puede observar el comportamiento de un registro de fonocardiografía fetal realizado en las primeras investigaciones del tocardiógrafo.






Figura 13. Señal fonocardiográfica

En la señal se pueden apreciar los picos de audio que corresponden a los sonidos del corazón del feto, en donde se encuentran los dos momentos del movimiento del corazón S1 y S2. El comportamiento de estos dos momentos es diferente, tanto en amplitud como en espectro de frecuencia, por lo que es necesario entender la morfología de la señal de cada uno para poder discriminar entre los dos eventos. En la figura 14 se puede apreciar el comportamiento en el tiempo de S1 y S2.



A



B

Figura 14. Forma de onda de los sonidos cardíacos. A) S1. B) S2

En los estudios relacionados con los sonidos fetales, se acepta que la mayor concentración de energía de estas señales está entre los 10 y 200 Hz, es por esto que todos los sistemas susceptibles de la frecuencia deben estar condicionados para trabajar bajo estos rangos. Para estos dos momentos cardiacos audibles en el feto, cada uno significa una situación diferente; el momento S1 significa la clausura de las válvulas bicúspide o mitral y la tricúspide, mientras que el sonido S2 se debe a las válvulas aórtica y pulmonar. Entre estos dos sonidos, se presenta el momento sistólico durante el tiempo que existe entre S1 y S2,

mientras que el momento diastólico aparece en el tiempo que hay entre S2 y S1²⁶. El espectro en frecuencia ideal de cada uno de estos sonidos se puede apreciar en la figura 15, mientras que en la figura 16 se puede apreciar el espectro encontrado a partir de una de las grabaciones de otros proyectos, evidenciando la alta presencia de ruido y el bajo nivel de los sonidos cardiacos.






Figura 15. Espectro de frecuencia de S1 y S2 teórico. (Tomado de: Kovács, F., Horváth, C., Balogh, A., & Hosszú, G. op. Cit.)

Entre estos dos momentos de los sonidos cardiacos del feto, se encuentra finalmente el espectro de todo el episodio, es decir, el proceso de sístole y diástole junto. En la figura 17 se presenta el espectro en frecuencia de la grabación completa presentada en la figura 13.

²⁶ Kovács, F., Horváth, C., Balogh, A., & Hosszú, G. (2011). Fetal phonocardiography—Past and future possibilities. *computer methods and programs in biomedicine*, 19-25.



A



B

Figura 16. Espectro de frecuencia obtenido de las grabaciones. A) S1. B) S2.

Una vez entendido el espectro de la señal fonocardiográfica, se decidió usar para este proyecto un filtro IIR pasabandas digital implementado sobre la FPGA, el cual tendría como frecuencias de corte 30 y 200 Hz, obviando el segmento de 10 a 30 Hz ya que está identificado que los sonidos cardiacos de la madre se posiciona en las frecuencias que se encuentran por debajo de los 25 Hz.




Figura 17. Espectro de frecuencia de la grabación fonocardiográfica

6.1.2 Contracciones uterinas

Para entender las contracciones uterinas, primero es necesario definir las unidades *Montevideo (UM)*, las cuales corresponden a la medida de las actividades musculares uterinas. Estas unidades significan el promedio de la intensidad de las contracciones por el número de contracciones ocurridas en un tiempo de 10 minutos, las cuales ayudan a identificar cuando se va a presentar el momento del parto.

En la obstetricia se identifican dos momentos importantes respecto a las contracciones uterinas durante las primeras 30 semanas. Las primeras son las que se ubican en una pequeña porción del músculo uterino y contienen una actividad menor a 30 UM y con una intensidad entre 2 y 4 mm Hg; las segundas son las conocidas como las contracciones de Braxton-Hicks, las cuales ocupan gran parte del músculo uterino y se presentan con una actividad menor a uno cada minuto y con una intensidad variable entre 5 y 25 mm Hg, y son las que pueden ser detectadas de manera más fácil. Las contracciones de Braxton-Hicks aumentan la intensidad y frecuencia a partir de la semana 30, y son las que alertan, hacia el final del embarazo, que el trabajo de parto está por comenzar llegando a intensidades de hasta 30 mm Hg cada 5 o 10 minutos. Las intensidades entre 20 y 30 mm Hg son las que se clasifican como dolorosas y cuando llegan a reportar una actividad uterina entre 80 y 100 UM, se entiende

que el trabajo de parto clínico ha comenzado, ya que en este momento comienza el proceso de dilatación cervical. Durante el trabajo de parto, la actividad puede llegar a ser hasta de 250 UM²⁷.

Si bien las contracciones uterinas pueden dar suficiente información sobre el estado del embarazo, su aplicación más importante se da en combinación con la medida de la FCF, dado que la presencia de una contracción tiene como respuesta en el feto una variación de su frecuencia cardíaca. Una de las formas más comunes para interpretar este comportamiento corresponde a las desaceleraciones (DIP), las cuales se definen como bradicardias transitorias, entre uno o dos minutos, caracterizadas por estar relacionadas directamente con la aparición de una contracción uterina. Esta información la tiene presente el médico, y dependiendo del momento en el que se dé el cambio de la FCF por una contracción, podrá calificar y analizar si la respuesta del feto es la esperada, o si por el contrario está presentando algún tipo de complicación²⁸.

Los tres tipos de DIP establecidos según Caldeyro-Barcia son las DIP tipo I o desaceleración temprana, las DIP tipo II o desaceleración tardía y las DIP de cordón o desaceleración variable. Para el análisis de SF, uno de las principales alertas que puede existir es la presencia de DIP tipo II²⁹.

²⁷ Ramírez, M. (15 de Junio de 2013). *Mecanismos y periodos del trabajo de parto*. Obtenido de <http://www.slideshare.net/UABCMEDICINA/mecanismosperiodos-y-vigilancia-del-trabajo-de-parto>

²⁸ Arellano, E. (15 de Junio de 2013). *Frecuencia Cardíaca Fetal*. Obtenido de <http://www.slideshare.net/ESKA4925/frecuencia-cardaca-fetal>

²⁹ Herrera, J. (15 de Junio de 2013). *Sufrimiento Fetal*. Obtenido de <http://www.slideshare.net/juanes/s-u-f-r-i-m-i-e-n-t-o-f-e-t-a-l-142286>




Figura 18. DIPs. A) DIP I. B) DIP II. (Tomado de: Arellano, E. op. Cit.)

La aparición de las DIPs puede deberse a diferentes causas o eventos fortuitos; en la tabla 3 se enuncian algunas de las razones por las que puede aparecer cada una de estas.

Tabla 3. Causas principales de las DIPs. (Tomado de: Arellano, E. op. Cit.)

DIPs	Causas
DIP I	Compresión de la cabeza fetal
	Compresión parcial del cordón umbilical
	Compresión ocular
DIP II	Hipoxia fetal
	Compresión del cordón umbilical
DIP variable	Compresión del cordón umbilical
	Compresión de la placenta por el feto

6.2 CIRCUITOS Y PCB

Para la captura de las señales trabajadas, fue necesario la implementación de diferentes circuitos que ayudaran a obtenerlas de manera correcta, permitiendo que los trabajos de filtrado y tratamiento digital fueran los mínimos posibles. Para llevar a cabo de manera correcta esta actividad, fueron necesarios dos

momentos: el primero estuvo enfocado al análisis de circuitos a partir de prototipos implementados sobre boards y verificaciones con ayuda de multímetros y osciloscopios; el segundo momento estuvo enfocado al diseño de las PCBs con los circuitos que presentaron mejor desempeño en las pruebas sobre las boards.

6.2.1 Micrófono piezo-cerámico

Para este proyecto se decide usar un micrófono de naturaleza de funcionamiento piezo-cerámico, dado que su espectro en frecuencia en los últimos tiempos ha podido ser corregido y llevado a respuestas planas para todo el espectro audible. Para el micrófono seleccionado de la empresa *Knowles*, se tiene que la respuesta es plana entre las frecuencias deseadas para la implementación del sistema. Para poner en funcionamiento este circuito fue necesario la construcción de dos circuitos; el primero es el circuito encargado de encender el micrófono y el segundo para amplificar la señal capturada.

El circuito usado para encender el micrófono corresponde al recomendado por la empresa en el manual de usuario, el cual consiste en dos resistencias a las entradas con una alimentación de 3,3 V. Estas dos resistencias acompañan al micrófono para armar un seguidor de fuente, ya que el empaque cuenta internamente con un transistor FET que facilita las tareas de acople a circuitos externos³⁰. El esquemático del circuito usado se puede ver en la figura 19.




Figura 19. Circuito micrófono piezo-eléctrico. (Tomado de: Knowles Acoustics. Op. Cit.)

Después de hacer pruebas con el anterior circuito, ayudado de la herramienta *Audacity* para tomar grabaciones del micrófono con el computador, se llegó a la

³⁰ Knowles Acoustics. (2013). *BL Series Microphones*.

conclusión de usar el amplificador operacional LM358 por sus características de rechazo de ruido, en configuración no inversor con una ganancia constante de 11 y una referencia en la terminal no inversora de 2,5 V. Antes de amplificar se realizó dos tareas: la primera fue pasar la señal a través de un seguidor para evitar pérdidas de señal; la segunda fue usar un condensador de 100 μF a la entrada de la terminal inversora, ya que a la salida del seguidor se presenta la señal de alterna sobre un valor de directa de 1,65 V dado por el micrófono, el cual afecta la tarea realizada con el amplificador operacional.

Para el ingreso de la señal de audio a la terminal de micrófono del computador, se pasó de nuevo esta a través de un condensador de 100 μF , evitando que la señal de directa entrara a la tarjeta de audio y pudiera ocasionar daños. El circuito con los valores de los componentes eléctricos usados se presenta en la figura 20.




Figura 20. Circuito para amplificar la señal del micrófono

El circuito final usado para capturar y ajustar la señal a valores adecuados para su posterior tratamiento y medición cumplió con las exigencias propuestas de alcanzar niveles que estuvieran entre valores de voltaje de -1 y 1 V, que son los que se usan comúnmente en las grabaciones y reproducciones de audio.

6.2.2 Sensor de presión piezo-resistivo

El sensor piezo-resistivo escogido fue el FSS1500NSR de la empresa *Honeywell*, el cual cuenta con una esfera sobre la parte superior del sensor que al ser presionada cambia la resistencia de una lámina interna que entrega un voltaje

proporcional a la fuerza empleada y el voltaje de alimentación. Para leer la señal de respuesta al contacto es necesario medir entre las dos terminales de salida, permitiendo obtener un resultado diferencial. Este comportamiento se debe a la construcción interna del sensor, el cual viene implementado en un puente de Wheatstone³¹. Gracias a esta configuración, no es necesario el uso de circuitos externos para obtener o evitar ruido en la señal. Dada la condición diferencial del sensor, la señal resultante tiene valores pequeños de voltaje por lo que se decidió usar un amplificador de instrumentación, el cual evitara los ruidos en modo común y pudiese trabajar óptimamente con señales de bajo nivel. El amplificador seleccionado para esta operación fue el INA326, ya que ha sido usado ampliamente en el Centro de Bioingeniería de la UPB con muy buenos resultados.

El circuito diseñado estuvo acompañado del manual de uso entregado por la compañía *Texas Instrument*, en donde se registran las conexiones necesarias para diferentes tareas y los valores recomendados para los componentes pasivos dependiendo de la configuración seleccionada. Para la amplificación de la señal diferencial entregada por el sensor se usó una ganancia fija de 660, la cual permite llevarla a valores entre 0 y 3,3 V, facilitando detectar los cambios que se presentan sobre la superficie sensible. En la figura 21 se muestra el circuito usado.

Para el uso de este circuito fue necesario establecer el valor de tres parámetros de componentes pasivos. Estos son: para R1 un valor de 10 kΩ, para R2 uno de 3,3 MΩ y por último un valor de C2 recomendado en la hoja de datos para este valor de ganancia de 500 pF. Las dos resistencias logran el valor de ganancia asignado según la relación

$$G = 2 \left(\frac{R_2}{R_1} \right)$$

³¹ Honeywell. (2013). *FSS Low Profile Force Sensors*.

mientras que el condensador mantiene la estabilidad de la señal amplificada³².

En este caso se favoreció por dejar la ganancia constante, ya que con esta ganancia se logra incluir la señal entre los intervalos de funcionamiento del ADC, permitiendo su buen funcionamiento y evitando daños.




Figura 21. Circuito para amplificar la señal del sensor piezo-resistivo

Junto a este diseño, fue necesario agregar un nivel de referencia que contrarrestara niveles negativos que se pudieran dar por parte del sensor, es por esto que se decidió usar un divisor de tensión variable, el cual es calibrado gracias a un trimmer usado como reóstato y pasado a través de un seguidor de voltaje para evitar problemas de acoples de impedancia. El esquema total implementado para el sensor de presión piezo-resistivo se muestra en la figura 22.




Figura 22. Circuito final para el sensor piezo-resistivo

³² Texas Instruments. (2013). *Instrumentation Amplifier INA326*.

La captura de las señales de prueba para este sensor y del piezo-eléctrico hizo necesario el uso de un *Arduino UNO*, ya que la tarjeta de audio de los computadores cuenta con un filtro pasa-altas a la entrada para evitar que señales de directa puedan dañar el computador.

6.2.3 Sensor de presión piezo-eléctrico

Otro sensor estudiado fue la lámina piezo-eléctrica de la empresa *meas-spec*, buscando medir la intensidad de las contracciones uterinas en una manera complejamente adaptable. La necesidad de ubicar el sensor en la manera más cómoda y óptima para registrar cambios sobre la superficie a medir es uno de los objetivos claves que se debe proponer en la selección de un sensor, lo cual permita asegurar la calidad de la medida obtenida. Estas láminas responden a estas necesidades al permitir plegarse y adecuarse al medio sobre el que están soportados, ya que pueden reconfigurar su estructura cristalina y volver a una medida de cero en sus terminales de salida, facilitando la detección de cambios solo cuando existe una deformación en su superficie. El principal problema que se puede encontrar es el diseño de estructuras mecánicas que soporten estas láminas y a la vez aseguren un contacto directo con la superficie a medir.

En este proyecto se diseñó uno de los tantos circuitos recomendados en el manual de usuario entregado por la empresa, el cual permitió registrar contactos y cambios de presión que alteraban su superficie, pero no fue implementado dada la complejidad mecánica que representa soportar la lámina y asegurar un contacto con la superficie a medir. Sin embargo, por el uso que se le está dando a estos sensores para medidas de naturaleza parecida, hace inevitable un estudio que permita entender y proponer maneras para su implementación.

Durante las pruebas desarrolladas, las medidas se caracterizaban por tener un alto nivel de ruido que por momentos no permitía detectar ningún cambio. Es por esto que se aisló ambas caras del sensor con cinta adhesiva transparente, lo cual mejoró enormemente el comportamiento de la señal. Superado este momento, se pasó al uso de tres diferentes circuitos del manual de usuario de la empresa,

todos caracterizados por tener una resistencia en paralelo a las dos terminales del sensor, la cual cumple con la función de disminuir la frecuencia de corte que aparece por la construcción interna de la lámina gracias a su capacitancia, que en este caso se acerca a los 22,2 nF. En la figura 23 se presenta el circuito seleccionado.




Figura 23. Circuito para el sensor piezo-eléctrico. (Tomado de: *Piezo Film Sensors: Technical Manual*)

Este circuito fue seleccionado entre todos por presentar la mejor respuesta en la salida por su forma de señal cuadrada, mientras que los otros dos entregan señales periódicas con frecuencia y amplitud proporcional a la presión o deflexión del elemento sensible, dificultando los métodos de detección dada la variación de dos parámetros fundamentales en la misma señal.

El funcionamiento de este circuito se basa en el uso de un amplificador operacional en configuración como comparador, el cual entrega una señal cuadrada con salida de +V cuando está por encima de la referencia. Para este circuito se usó un LM358 con una referencia de $+V/2$, que en este caso es de 2,5 V, evitando el potenciómetro que se recomienda por parte de la empresa en el manual de usuario. El diodo zener que se encuentra ubicado sobre la rama de la terminal no inversora y +V funciona como una protección contra picos de alto voltaje que se pueden presentar por la lámina piezo-eléctrica³³.

6.2.4 PCBs

El diseño de las PCBs estuvo dirigido por los circuitos probados anteriormente

³³ Measurement Specialties. (2013). *Piezo Film Sensors: Technical Manual*.

sobre boards con ayuda de la herramienta de diseño electrónico *Altium Designer*. Para abordar este problema se siguieron dos reglas básicas del diseño de tarjetas. La primera corresponde a ubicar sobre un costado todas las entradas y en el opuesto las salidas, evitando interferencia de compatibilidad electromagnética que pudiesen llegar a afectar algunas de las señales; la segunda fue el método de ruteo el cual se realizó con un estilo malla, es decir, que los caminos ruteados sobre la capa top y bottom quedaran de manera perpendicular si fueran unidos.

La filosofía de trabajo estuvo enfocada a desarrollar tarjetas independientes para los sensores y una tarjeta principal en donde se recogen y preparan las señales, según como se describió anteriormente, para llevarlas a la FPGA y realizar el proceso de monitoreo. La tarjeta principal cuenta con todos los amplificadores operacionales que adecuan y pre-amplifican las diferentes señales que se obtienen de los tres sensores, además de llevar las fuentes y tierras necesarias para el funcionamiento de cada circuito, ya sea de 3,3 V o 5 V. Para lograr estos dos voltajes se usó un regulador de voltaje de la empresa *Texas Instrument* con referencia LM1117, el cual permitió lograr las diferentes alimentaciones para los dispositivos presentes en las tres tarjetas electrónicas. Este componente solo requiere de dos condensadores de tantalio con valores de 10 μ F ubicados uno a la entrada y otro a la salida, con el fin de mantener estable y continuo el suministro en las diferentes líneas alimentadas. En la figura 24 se muestra la tarjeta principal en 3D diseñada para el tratamiento de pre-amplificación de las señales.




Figura 24. Tarjeta principal en 3D

La segunda tarjeta electrónica corresponde a la ubicación de los componentes que se requieren para que el micrófono funcione con mayor inmunidad al ruido; esto involucra dos resistencias, para acondicionar la señal de salida. En ella se encuentran dos señales para encender y obtener la señal del micrófono. Esta señal llega a la tarjeta principal en donde se realiza el proceso de amplificación analógica descrito anteriormente. En la figura 25 se aprecia la tarjeta diseñada en 3D, la cual cumple con un tamaño específico de 8,1 x 5,5 mm que sumado a las dimensiones del micrófono permitieron desarrollar la construcción de la campana que los soporta para hacer más cómoda la toma de señales cardiacas.




Figura 25. Tarjeta del micrófono en 3D

La tercera tarjeta está diseñada solo para posicionar el sensor de presión, conectar a fuente y tierra y poder sacar la señal diferencial necesaria para la lectura de la señal. De este punto se lleva directamente a la tarjeta principal en donde se realiza la tarea de amplificación con todos los circuitos necesarios explicados anteriormente. En la figura 26 se puede ver la tarjeta en 3D diseñada para el sensor de presión piezo-resistivo.




Figura 26. Tarjeta del sensor piezo-resistivo en 3D

Para el sensor de presión piezo-eléctrico no fue necesario diseñar ninguna tarjeta independiente, por eso se soldó directamente a la tarjeta principal, en donde están ubicados los componentes necesarios para su funcionamiento.

6.2.5 Trabajos con herramientas CAD

Para la ejecución del proyecto fue necesario usar en dos momentos diferentes las herramientas de diseño asistido por computadora. El primero estuvo a cargo del diseñador industrial Camilo Andrés Páramo Velásquez quien ayudó por completo al diseño y construcción de la campana en donde se ubica el micrófono con su tarjeta de funcionamiento. Este diseño estuvo acompañado por la herramienta *Rhinoceros*, con el cual se pudo exportar a archivos de construcción para la máquina de control numérico (CNC) que se encuentra en los laboratorios de la UPB. La campana estuvo diseñada en acrílico y con forma de elipsoide que permitiera concentrar el sonido sobre el punto más alto en donde se ubicó el micrófono. En la figura 27 se muestra el diseño 3D de la campana.



Figura 27. Campana en 3D

El segundo diseño que se desarrolló para el proyecto consistió en la simulación en tamaño real del sensor de presión piezo-resistivo con la intención de tener la certeza en el diseño de la tarjeta electrónica. Gracias a este modelo 3D realizado en *Solid Edge* se pudo combinar el archivo con las librerías de componentes de *Altium Designer* para simular y visualizar si la tarjeta y el sensor se acoplaban de manera correcta; este diseño es el que se encuentra en la figura 26 sobre la tarjeta simulada en 3D para el sensor piezo-resistivo.

6.3 SIMULACIONES

Una vez superado el proceso de adquisición y diseño de tarjetas electrónicas para la captura de las bioseñales trabajadas, se realizó la tarea de procesamiento

en simultáneo entre *MatLab* y *Simulink*, los cuales permitiera validar y observar de manera fácil si el comportamiento deseado se estaba presentando en cada uno de los sistemas planteados. Esta etapa se dividió en dos momentos; el primero estuvo acompañado de una señal de prueba controlada que permitiera detectar fácilmente errores que se pudiesen estar presentando en el sistema, mientras que la segunda estuvo apoyada por los audios grabados de anteriores investigaciones que ya han sido utilizados acá.

6.3.1 Sistema de detección

Para el desarrollo del procedimiento de detección de la FCF se planteó un modelo capaz de encontrar los picos de una señal a partir de la composición de sistemas discretos de lógica combinatorial y secuencial. Para verificar el funcionamiento del sistema se construyó una señal a partir de la suma de dos ondas sinusoidales de diferente frecuencia la cual permitiera la aparición de dos picos de diferentes valores. El cuadrado de la señal usada para las pruebas se puede ver en la figura 28.




Figura 28. Señal de prueba

La forma para implementar un detector de picos llevo a la construcción de dos elementos claves: un detector de decrecimiento y un detector de flancos. El detector de decrecimiento se basa en la comparación de la señal de entrada contra ella misma retrasada un ciclo de reloj cumpliendo a la salida con

$$q(k) = \begin{cases} 0 & \text{sii } x(k) \geq x(k-1) \\ 1 & \text{sii } x(k) < x(k-1) \end{cases}$$

donde x representa la señal de entrada, k el tiempo discreto y q la respuesta lógica de salida.

Después de realizar esta comparación, el resultado de q equivale a un pulso de amplitud binaria (0 o 1) y con un ancho de duración igual al periodo en el que se presente el decrecimiento de la señal, es decir, hasta que la señal vuelva a presentar un crecimiento. Pero para el sistema solo es importante el primer momento en donde se da el cambio de dirección, en donde ocurre la transición de crecimiento a decrecimiento que es el punto donde se presenta un máximo local, y en este caso un posible momento cardiaco. Es por esto que después de encontrar el periodo de decrecimiento de la señal se hace necesario encontrar el momento en donde se presenta el cambio de dirección, el cual puede ser solucionado gracias a un detector de flancos de subida que capture el momento en donde se da el pico.

Para la construcción del detector de flancos de subida se usa la combinación más sencilla que está compuesta por el uso de una compuerta AND y una NOT. En *Simulink* se implementó de esta manera con la necesidad de agregar un retardo en la rama de la compuerta NOT, dado que en este software las combinaciones lógicas ocurren todas a la vez y no toman un tiempo de reloj como en la implementación de hardware. En la figura 29 se puede observar la construcción del detector de flancos de subida.




Figura 29. Detector de flancos de subida

Una vez implementado estos dos sistemas para encontrar el un punto máximo o pico, se agrega un buffer con control de paso que permita a través de una señal habilitadora obtener el dato en amplitud de la señal pico encontrada.

La señal habilitadora en este caso es la salida obtenida del detector de picos, lo que permite obtener una nueva señal en donde solo se ve los picos registrados por el sistema. En la figura 30 se aprecia el sistema para obtener todos los picos de una señal.




Figura 30. Sistema detector de picos

El resultado logrado por el sistema para la señal de entrada de prueba presentada en la figura 28 se presenta en la figura 31.




Figura 31. Todos los picos para la señal de prueba

Siguiendo con la construcción del sistema final implementado, las señales provenientes del micrófono pueden demandar dos casos específicos de discriminación de amplitud para un adecuado funcionamiento. El primero

corresponde a niveles de amplitud del ruido, los cuales se van a ver disminuidos por el paso del filtro digital pasabandas; el segundo caso corresponde a los ya mencionados momentos cardiacos S1 y S2, los cuales necesitan ser diferenciados para poder tomar una medida de la FCF correcta, ya sea usando la señal S1o la S2, pero no las dos simultáneamente. En este caso se decidió usar la señal S1 dado que generalmente presenta una mayor amplitud que el momento S2, facilitado la tarea de medida gracias al uso de un nivel de umbral.

Para esta tarea se tomó la señal de salida del sistema de detección de picos para compararla con un nivel constante configurable de amplitud, el cual permite excluir ciertos picos de baja amplitud. La tarea es llevada a cabo por un comparador lógico que tiene como salida una señal booleana que habilita un buffer para el paso exclusivo de picos que cumplan con la condición. En la figura 32 se presenta el diseño implementado para llevar a cabo la tarea de discriminación de amplitud.




Figura 32. Sistema de discriminación de amplitud

Dada la señal de prueba usada en estas simulaciones se escogió un umbral de 0,5 V para evitar la detección de los picos por debajo de estos valores. En la figura 33 se presenta el resultado obtenido a la salida de este nuevo sistema.





Figura 33. Picos por amplitud de la señal de prueba

Por último, dado el comportamiento de la señal fonocardiográfica es posible que la aparición de picos no deseados sobrepasen el nivel de umbral configurado para el sistema, pero lo pueden hacer en intervalos de tiempo cercano a los ya medidos y detectados como verdaderos. Es por esto que se plantea el uso de un segundo método de discriminación: discriminación por tiempo.

Para el sistema implementado en *Simulink* fue necesario el uso de una señal de reloj que cumple la función de cronometro entre la aparición de un pico y otro, el uso de dos memorias en donde se almacena en una el tiempo del pico anterior y en la otra el pico nuevo lo cual permite realizar la resta para verificar la condición de tiempo. Al igual que en la discriminación de amplitud, se cuenta con un comparador que verifica la duración entre picos y un valor constante configurable que corresponde al mínimo tiempo que debe pasar para aceptar un nuevo pico como valedero. En la figura 34 se presenta el sistema diseñado para llevar a cabo la discriminación de tiempo.



El resultado obtenido con la señal de prueba que se ha venido trabajando se presenta en la figura 35, en donde se usa un valor constante de discriminación en amplitud de 0,5 V y uno de discriminación de tiempo de 0,2 s.




Figura 35. Picos por amplitud y tiempo

Gracias a estas simulaciones se puede evidenciar la factibilidad del método de detección de picos con discriminación para la adquisición de la FCF a partir de medidas de tiempo generadas por contadores. Pero para su uso en señales fonocardiográficas es necesario acondicionar estas para evitar al máximo errores en la medida de los datos, por lo cual se hace necesario un sistema de pre-procesamiento.

6.3.2 Aplicación a señales grabadas

Dada la forma de la señal fonocardiográfica y el método presentado anteriormente para la captura de picos, es necesario aproximar esta señal a una forma que presente cambios más lentos en el tiempo. En la figura 14 se presentaron la forma de los sonidos S1 y S2 los cuales pueden ser comprendidos como una onda sinusoidal con un factor de amortiguamiento; esta forma complica enormemente la detección de picos ya que para el mismo sonido se presentan diferentes picos. Es por esto que se debe buscar una manera que permita encerrar todo un sonido en una única señal continua que presente el mínimo de picos y sea análoga a la señal de entrada. Para lograr este comportamiento se probaron dos métodos diferentes basados en algoritmos existentes o sistemas electrónicos que cumplen con esta tarea.

Para empezar a probar los sistemas lo primero que se realizó fue elevar al

cuadrado la señal, facilitando la magnificación de los picos de audio y obteniendo solo valores positivos para el análisis. Cumplida esta operación, se realizó la prueba del primer método escogido que corresponde a un algoritmo basado al sistema de procesamiento de Pan y Tompkins ampliamente usado para la detección en tiempo real de complejos QRS en señales electrocardiográficas (ECG).

Este algoritmo de basa en el uso consecutivo de filtros y técnicas de procesamiento que permitan obtener solo la información necesaria para el diagnóstico médico a partir de la duración de cada uno de los complejos. En la figura 36 se presenta el diagrama de bloques usado para obtener una señal análoga a la entrada de ECG.




Figura 36. Diagrama de bloques algoritmo de Pan y Tompkins. (Tomado de: <http://digilib.itelkom.ac.id>)

El algoritmo consta de cinco bloques diferentes que convergen en la representación continua de una señal de ECG que permite tomar datos de manera más sencilla. Su modelo de trabajo parte de la implementación de dos filtros, uno pasa-bajos (LPF) y otro pasa-altos (HPF), que permitan construir un filtro pasa-bandas que elimine la mayor parte del ruido que se concentra en las frecuencias que están por fuera de las necesarias para obtener el complejo QRS. La siguiente etapa consta de un filtro derivador (d/dt) que en esencia es un filtro pasa-altos, el cual está encargado de acentuar las altas frecuencias o altas pendientes y atenuar las bajas frecuencias o bajas pendientes, dado que en las altas frecuencias es donde se componen y distinguen los complejos QRS de la señal de ECG. Completado este proceso, la señal es elevada al cuadrado para enfatizar sobre los mayores picos y obtener una señal puramente positiva, para

finalmente pasar a una ventana de integración que enfatiza los complejos QRS³⁴.

Para este trabajo se tomó la idea de este algoritmo para el diseño de un método aplicable a señales de audio. Para la implementación sobre señales de audio la secuencia de procesamiento fue la siguiente: filtro pasa-bandas entre 30 y 200 Hz que permitiera descartar sonidos considerados ruido para la aplicación. Elevar al cuadrado a señal resultante del filtrado para acentuar los picos más altos y por último una ventana de integración de 10 ms (40 muestras a una frecuencia de 4000 Hz) que permitiera encerrar un sonido en una única curva que facilitara la tarea de detección de picos. El diseño de la ventana de integración se realiza con base en la investigación de Pan y Tompkins, donde los coeficientes se obtienen con la ecuación

$$y(nT) = \frac{1}{N} [x(nT - (N - 1)T) + x(nT - (N - 2)T) + \dots + x(nT)]$$

para T igual al tiempo de muestreo y N al número de muestras equivalente al ancho de tiempo de la ventana de integración.

El parámetro crítico para este método es el tiempo adecuado para la ventana de integración, el cual está directamente asociado con el tiempo de duración de los sonidos cardíacos S1 y S2. Para un buen funcionamiento se debe comprender el mínimo tiempo que se puede presentar en una señal fonocardiográfica, lo cual es difícil de especificar dado los diversos comportamientos que se pueden presentar dependiendo de la salud del paciente. En este caso se seleccionó el valor de 40 muestras que equivale en una frecuencia de muestro de 4000 Hz a 10 ms, ya que son valores temporales normales para S1 y S2³⁵. No seleccionar un valor adecuado o medio para la ventana de integración podría acarrear dos tipos de

³⁴ Pan, J., & Tompkins, W. (1985). A Real-Time QRS Detection Algorithm. *IEEE Transactions on Biomedical Engineering*, 230-236.

³⁵ Uribe, R. (2 de Julio de 2013). *Ruidos Cardíacos*. Obtenido de <http://www.slideshare.net/RobertoUribeHenao/ruidos-cardiacos-s1-s2-s3-s4-desdoblamiento-reforzamiento-y-punto-de-mximo-impulso>

problemas. El primero corresponde a un valor de tiempo que sea muy pequeño para la velocidad de cambio de la señal lo que conllevaría a un paso directo a través de la ventana, es decir, sin suavizar ninguna curva dejando la señal igual o muy parecida. El segundo corresponde a un tiempo muy grande lo que correspondería a la posibilidad de que el promedio de un pulso se solape con el del siguiente, es decir, que la intención de obtener un pulso que envuelva el original no alcance el cero antes de que se presente un nuevo pico. En la figura 37 se presenta el diseño de la simulación realizada en *Simulink*.




Figura 37. Sistema con ventana de integración

Para este sistema se usó como señal de prueba uno de los audios de proyectos anteriores, lo que facilitó la visualización del comportamiento que producía a la salida esta ventana de integración. Para apreciar mejor la salida, en la figura 38 se presenta las dos señales, el cuadrado del audio y la salida, en un intervalo pequeño para corroborar la forma de onda de ambas gráficas.




Figura 38. Resultado ventana de integración

El segundo método estuvo dirigido por uno de los circuitos más usados en las comunicaciones AM y que corresponde a una de las funciones de transferencia más sencillas. Este es el detector de envolvente, el cual permite obtener de una señal su envolvente la cual está definida por los tiempos de carga y descarga fijados por el condensador del circuito o el polo de la función de transferencia de primer orden.

Para el diseño de este método se usó como análogo de análisis el detector de envolvente ideal, es decir, descartando el valor del voltaje de polarización directa para un componente semiconductor, como se puede apreciar en la figura 39.




Figura 39. Circuito detector de envolvente

Para obtener el comportamiento de este circuito basta con plantear dos mallas en el dominio de Laplace. La primera consiste en la carga hacia el condensador que pasa a través del diodo y la segunda corresponde a la descarga del condensador a través de la resistencia. Con esto podemos obtener la función de transferencia

$$H(s) = \frac{R_1}{1 + \tau s}$$

que relaciona los parámetros de los componentes pasivos con el tiempo de carga y descarga del condensador, en donde el tiempo de carga τ se puede calcular como

$$\tau = 2\pi R_1 C_1$$

Al igual que el sistema de la ventana de integración, los tiempos entre las señales y la estructura de los sonidos S1 y S2 presentados en la figura 14 son vitales para el buen desempeño del método seleccionado. Para el caso del detector de

envolvente se necesita saber dos parámetros de tiempo: la duración entre S1 y S2, y la distancia entre los picos internos que componen el sonido S1 y S2. Estos periodos son análogos a las consideraciones que se debe tener en cuenta para el diseño de un demodulador de AM por este método, es decir, los tiempos dados según la señal moduladora y la señal portadora. La duración que hay entre S2 y S1 no es necesario tenerlo en cuenta ya que es mayor que la que existe entre S1 y S2, y al tener en cuenta este último se cumple con la condición del primero. Es así como el diseño debe cumplir con

$$\frac{1}{f_m} \gg \tau \gg \frac{1}{f_s}$$

para los tiempos de carga y descarga, donde f_m corresponde a la señal moduladora (envolvente) que es la de baja frecuencia, y f_s es la portadora, o en este caso los picos internos del momento cardiaco S1 o S2. Para la condición de mucho mayor, en este caso es suficiente con considerarlo diez veces mayor, y para escoger el tiempo τ se realizó un análisis a partir del comportamiento de la señal. Para f_m se buscó el tiempo normal en el cual puede acontecer S1 o S2, el cual resulta ser el mismo para la ventana de integración, es decir, 10 ms o 100 Hz; mientras que para el para f_s se escogió la máxima frecuencia que puede aparecer en el sistema la cual es de 200 Hz que es donde finaliza la banda de paso del filtro implementado para la señal. Gracias a estas dos frecuencias, τ debe estar entre 1 ms y 50 ms aproximadamente para asegurar que no se presenten inconvenientes. En este caso, después de realizar pruebas con diferentes valores entre este intervalo de tiempo, se escogió un valor de 8 ms, con lo que la función de transferencia del sistema es

$$H(s) = \frac{1}{1+0,008s}$$

Cumplido el análisis de los parámetros necesarios para llevar a cabo la construcción del detector de envolvente, se pasó a realizar el sistema en *Simulink* presentado en la figura 40. El resultado obtenido a partir de la implementación de

este sistema se presenta en la figura 41. Se presenta el mismo intervalo de tiempo escogido para la figura 38 y poder diferenciar el comportamiento de cada método.




Figura 40. Sistema con detector de envolvente




Figura 41. Resultado detector de envolvente

El siguiente paso consiste en pasar el sistema de tiempo continuo diseñado para el detector de envolvente a un sistema de tiempo discreto con frecuencia de muestreo igual a la de las grabaciones, que en este caso es de 4000 Hz. Para transferir este sistema basta con usar el comando *c2d* de *MatLab*, el cual convierte el sistema ingresado en tiempo continuo a un sistema de tiempo discreto a la frecuencia asignada. Una vez discretizado el sistema se pasó a diseñar el diagrama de bloques en la forma directa I pensando en el paso a la FPGA, el cual no recibe sistemas vectorizados como *Simulink*, sino que algunos deben ser descritos a partir de ganancias, sumadores y retrasos. La función de transferencia discreta para el detector de envolvente es

$$H(z) = \frac{0,03077}{z-0,9692}$$

y en la figura 42 se muestra el diagrama de bloques en forma directa I en términos de retrasos para la implementación de este sistema.




Figura 42. Detector de envolvente discretizado

Para estos dos sistemas se encuentra un problema, que si bien puede ser solucionado por el detector de picos con discriminación de tiempo, puede llegar a presentar problemas en los periodos encontrados entre pico y pico. Este nace de la posibilidad de aparición de varios picos dentro de un mismo sonido, es decir, para un solo momento S1 o S2, cuando se busque una señal de cambios más suaves que encierre todo el evento, hay varias fluctuaciones que engañan al detector de pendiente encontrando varios picos para un mismo momento y no el más alto del evento. Es por esto que se realizó una tercera prueba la cual consiste en la unión de los dos sistemas, permitiendo que la curva que encierra el momento cardíaco sea suave y sin fluctuaciones internas. Esto se logró pasando la señal filtrada y elevada al cuadrado por el detector de envolvente primero y después haciéndolo por la ventana de integración. El diagrama final para esta prueba se presenta en la figura 43.




Figura 43. Detector de envolvente y ventana de integración

El resultado obtenido de esta combinación de métodos se evidencia en la figura 44 con un acercamiento sobre la grabación suficiente para poder apreciar el comportamiento a las salidas de cada uno de los sistemas.




Figura 44. Resultado detector de envolvente y ventana de integración

Completado el proceso de tratamiento previo a la señal para mejorar el desempeño del detector de picos, se pasó a usar el sistema sobre la señal resultante para encontrar los picos por discriminación de amplitud y de tiempo. En la figura 45 se presentan los resultados obtenidos.




Figura 45. Prueba con grabación

Para esta última prueba se escogió como valor fijo para el umbral de amplitud 0,15 V y como umbral fijo de tiempo de 0,2 s. El criterio para seleccionar estos valores está acompañado del análisis de la señal fonocardiográfica, la cual cumple con diferentes características. Para la discriminación de amplitud se

tiene en cuenta que el sonido cardiaco S1 tiene mayor amplitud que S2, mientras que para la discriminación de tiempo se tiene en cuenta que la FCF puede llegar a tener un límite, y el escogido en este caso es que no se presente más de 5 pulsos por segundos, es decir, que la FCF no sobrepase los 300 latidos por minuto que corresponde a un umbral de tiempo de 0,2 s.

6.4 ENSAMBLE VHDL Y SYSTEM GENERATOR

La implementación de sistemas sobre la FPGA puede llevarse de diferentes maneras dependiendo de la necesidad y las características del objetivo a cumplir, procurando aminorar la complejidad y el tiempo de desarrollo de dispositivos con lógica de compuertas. Es por esto que para el proyecto se usaron tres herramientas diferentes brindadas por el software de la empresa *Xilinx*, los cuales facilitan la construcción por partes de un sistema en diferentes plataformas que pueden ser unidas de manera sencilla y completa en lenguaje VHDL.

Estas tres herramientas son: *System Generator* el cual es una extensión del programa *Simulink* que permite la construcción de sistemas complejos bajo la filosofía grafica de bloques, lo cual minimiza los tiempos de codificación en lenguajes de descripción de hardware y los tiempos de pruebas de funcionamiento, ya que en se pueden correr simulaciones para verificar el comportamiento del sistema; *LogiCORE IP* que corresponde a una librería en donde se encuentran diferentes sistemas ya listos para su uso como divisores de reloj, operaciones matemáticas y de matrices, filtros digitales, procesamiento de imágenes, entre otras, y permiten agilizar el proceso ya que lo único que se debe realizar es la configuración de parámetros y realizar las conexiones de los puertos de entradas y salidas sin preocuparnos por lo que se debe hacer internamente; por último, *Xilinx ISE* que corresponde al entorno de desarrollo para la FPGA en lenguaje VHDL o Verilog, en donde se realiza los Cores diseñados personalmente y se enlazan con los construidos en los otros software para dar fin a la tarea deseada.

La manera de abordar los diferentes problemas para la ejecución total del todocardiógrafo fue la segmentación por etapas de característica de funcionamiento, lo cual permitiera llevar de manera ordenada y continua el desarrollo del sistema planteado en los objetivos de este proyecto. A continuación se presenta estas etapas con las soluciones plateadas y llevadas a cabo para su cumplimiento.

6.4.1 Señales de reloj

El primer problema a ser solucionado en sistemas dependientes de señales de reloj para su correcto funcionamiento es la fuente que va generar la señal sincrónica. En este caso se cuenta con un cristal de 50 MHz externo que da a la FPGA su fuente primaria de reloj, pero dado la complejidad del sistema de adquisición, tratamiento y visualización se hace necesario el uso de diferentes frecuencias dentro del mismo sistema para poder regular el paso de todos los datos y obtener el comportamiento deseado. Para este proyecto fue necesario el uso de cinco señales diferentes de reloj para las diferentes etapas presentes en el diseño del sistema, cuatro para el funcionamiento dentro de la misma FPGA y uno de conexión externa a la pantalla.

Dada la naturaleza y características de cada uno de las etapas, las señales de reloj pudieron ser construidas a partir de dos componentes diferentes. El primero corresponde al elemento más sencillo para la generación de señales de reloj conociendo la frecuencia de la fuente primaria de reloj: un contador junto a un comparador, en donde cada vez que se alcance el límite indicado al contador y sea igual al valor de comparación se genere un pulso corto al cual se le pueda detectar el flanco de subida cada periodo de tiempo igual al deseado. El segundo es el uso de un divisor de reloj (DCM, por sus siglas en inglés *Digital Clock Manager*), que permita a partir de divisiones o multiplicaciones alcanzar la frecuencia deseada a la salida de este elemento. En el caso de la FPGA *Spartan-3E* se cuenta con ocho de estos dispositivos que pueden ser usados para alcanzar señales de reloj a partir de la fuente principal. Estos elementos se

encuentran disponibles en la librería de *LogiCORE IP*, en donde se puede seleccionar entre una gran variedad de configuraciones que facilitan alcanzar el objetivo de diseño.

La etapa con la necesidad de una señal de reloj más crítica corresponde a la señal de funcionamiento de la pantalla; esto encierra tanto el *Core* encargado del control para la visualización de la información como la señal que necesita salir directamente a la pantalla para generar los controles internos que permite su funcionamiento. Aunque estas dos señales necesitan ser de la misma frecuencia de 33 MHz, no pueden ser tomadas de la misma fuente ya que se puede ver comprometida la integridad de la señal, sobretodo la que va hacia la pantalla por tener que recorrer un camino más largo a alta frecuencia.

Es por esto que fue necesario el uso de un DCM integrado con más componentes que mejoraran el acoplamiento de las señales de reloj con los *Cores*. El *Core* usado para esta aplicación corresponde a un DCM unido a un *Flip-Flop* (FF) con funcionamiento de doble flanco (DDR, por sus siglas en inglés *Double Edge*), es decir, trabaja tanto con el flanco de subida como con el de bajada. Esta combinación permite que una señal de reloj pueda ser clonada a la salida y ser exactamente igual al de la entrada. En la figura 46 se puede observar como en el DCM entra a la terminal CLKIN la señal de 50 MHz y a la salida de este se obtiene la señal CLKFX que corresponde a la señal de 33 MHz. Esta última inmediatamente tiene una salida que puede ser usada internamente en la FPGA, mientras que otra parte ingresa al FF-DDR para que la señal de reloj pueda ser clonada a la salida Q. Este tipo de sistema es el que permite que una señal de reloj pueda ser llevada por fuera de la FPGA asegurando la integridad de esta y que los tiempos van a corresponder a los deseados, es decir, que la señal no va a presentar el fenómeno de *skew* que es el retardo en señales de reloj por la diferencia de caminos que puede tomar.




Figura 46. Diagrama del DCM con Flip-Flop de funcionamiento de doble flanco. (Tomado de: Xilinx. *LogiCORE IP, DCM-OFDDRSE*)

Esta solución permitió obtener en este mismo punto tres de los cinco relojes necesarios para el funcionamiento del sistema: El de 50 MHz usado en las memorias RAM para la visualización de los datos en la pantalla y en los contadores para obtener las demás señales de reloj del sistema, el de 33 MHz para el Core de la pantalla VGA encargado de todas las señales de sincronización y la entrega de datos a la pantalla para la visualización, y la señal de reloj de 33 MHz que sale de la FPGA hacia la pantalla para su funcionamiento. Cabe resaltar que la salida de estas señales se antepone *IBUFG* o *BUFG* los cuales son *buffers* que ayudan que varios sistemas puedan usar la misma señal sin deteriorar su calidad.

Los dos relojes restantes corresponden a los usados en el ADC para la adquisición de las dos señales de entrada: el audio registrado por el micrófono y la presión registrada por el sensor piezo-resistivo. Estas dos señales se resolvieron a partir del uso de un contador y un comparador que permiten generar un pequeño pulso cada vez que se cumple la condición de igualdad. El contador debe incrementar cada vez que se presenta un flanco de subida, así al alcanzar el valor constante de comparación se presentara un pulso que pondrá en funcionamiento los demás sistemas que dependan de este y alertará a la vez al contador para que se reinicie y vuelva a empezar a contar. En la figura 47 se presenta el diagrama del sistema explicado.




Figura 47. Señal de reloj con contador

Esta implementación se realizó tanto para la señal de captura del micrófono a 4000 Hz como para el sensor de presión a 300 Hz, permitiendo tener una frecuencia de muestreo para cada una de las señales.

6.4.2 Adquisición de señales

Para la adquisición de las señales se usó el ADC de dos canales y 12 bits de resolución que viene integrado en la tarjeta de desarrollo el cual es un LTC 1407A-1 y está conectado directamente a la FPGA. Para su control es necesaria la implementación de un protocolo de comunicación SPI que permite obtener en una única trama el resultado de las dos señales muestreadas por cada uno de los dos canales disponibles. Pero antes de empezar a tomar datos de muestra, es necesario configurar un amplificador de ganancia digital que se encuentra entre la entrada de la señal y el ADC; este es un LTC 6912-1 que cuenta con 8 bits de selección de ganancia, en donde cada 4 bits corresponde a uno de los canales, permitiendo obtener 16 posibilidades de amplificación diferente para cada canal. El principal cuidado que hay que tener con el ADC es que no puede registrar señales por encima de 3,3 V y por debajo de 0 V³⁶.

Dadas las características de las señales de salida de los dos sensores usados no es necesario implementar ninguna amplificación, por lo que el registro de amplificación para los dos canales en este caso se mantiene en un valor de 0x00, para no generar ningún cambio en la señal.

³⁶ Xilinx. (2007). *MicroBlaze Development Kit Spartan-3E 1600E Edition User Guide*.

El Core implementado en este trabajo para controlar el ADC por comunicación SPI está desarrollado en código VHDL y fue facilitado durante uno de los cursos del área de microelectrónica de la UPB en la materia de Electrónica Integrada dictada por el profesor Fabio Andrés Guzmán Figueroa y fue diseñado por el Ingeniero Electrónico Jaime Andrés Laino Guerra en su trabajo de grado *Digital Audio Effects Based On Delay and Implementation on FPGA*³⁷ para la obtención del título.

Este trabajo dejó implementado un Core en el que solo es necesario ingresar la frecuencia de muestreo controlando la salida CONV encargada de iniciar una conversión. En la figura 48 se muestra la conexión del amplificador con ganancia programable, el ADC y las conexiones fijas a la FPGA.




Figura 48. Diagrama del ADC. (Tomado de: Xilinx. *FPGA User Manual, ADC*)

Cada vez que se da una Señal de CONV, en SPI_MISO se obtiene un registro con 32 bits, en donde se encuentran los dos valores del ADC cada uno de 14 bits. Aunque el ADC es de 12 bits. En la figura 49 se muestra los tiempos de la comunicación SPI para la correcta lectura de los datos.

³⁷ Laino, J. (2011). *Digital Audio Effects Based On Delay and Implementation on FPGA*.




Figura 49. Diagrama de tiempos del ADC. (Tomado de: Xilinx. *FPGA User Manual, ADC*)

Algo que hay que tener en cuenta es que el ADC no trabaja con referencia a 0 V sino con 1,65 V, por lo que los datos de 14 bits de cada canal estarán referenciados a este valor. Para obtener datos coherentes entre 0 y 3,3 v consecutivos, es decir, que 0x00 corresponda a 0 V y no a 1,65 V, es necesario hacer un trabajo lógico adicional antes de entregar la señal al sistema que la va a procesar. Esta lógica corresponde a negar todos los bits de la señal menos el más significativo de cada canal. En la tabla 4 se presenta un ejemplo para este caso con un ADC de 3 bits, en donde cada nivel representa aproximadamente 0,4125 V para un voltaje máximo de 3,3 V.

Tabla 4. Ejemplo del ADC de la FPGA con 3 bits de resolución

Dato ADC			Dato modificado			Voltaje (V)
MSB		LSB	MSB		LSB	
0	1	1	0	0	0	0,4125
0	1	0	0	0	1	0,825
0	0	1	0	1	0	1,2375
0	0	0	0	1	1	1,65 = Ref.
1	1	1	1	0	0	2,0625
1	1	0	1	0	1	2,475
1	0	1	1	1	0	2,8875
1	0	0	1	1	1	3,3

Mirando la tabla anterior se evidencia como manteniendo el bit más significativo y negando los siguientes se obtiene un orden binario consecutivo que es más fácil de comprender y operar, ya que el caso de la trama se vuelve un registro ponderado.

6.4.3 Filtrado y procesamiento de las señales

Para la implementación de los diferentes sistemas planteados durante el trabajo con la tarea de completar acciones de adecuación de señales, se determinó que la mejor manera, dadas las posibilidades de simulación, era trabajar con el software enlazado a *Simulink* por parte de *Xilinx: System Generator*. Es por esto que las diferentes tareas se llevaron a cabo usando el *Toolbox* instalado en este programa para cumplir con las tareas propuestas. Es necesario afirmar que la mayoría de tareas en este apartado se llevaron a cabo para el tratamiento de la señal de micrófono, ya que las señales del sensor de presión son de baja frecuencia y solo se debe saber el periodo durante el cual ocurre una contracción sin tratamiento especial.

La primera etapa de tratamiento para el micrófono, como se mostró en el capítulo de simulaciones, es el diseño del filtro pasabandas entre 30 y 200 Hz. Para su construcción se usaron dos filtros digitales IIR de tipo Butterworth, uno pasa altos de orden 5 a 30 Hz y otro pasa bajos de orden 4 a 200 Hz, los cuales fueron diseñados usando el comando *butter* de *MatLab* para la obtención de los coeficientes de las diferentes etapas. Una vez obtenidos los coeficientes de cada filtro, se pasó a usar, a través de sumadores y ganancias, la forma directa I para describir la ecuación y alcanzar el filtrado deseado. El comportamiento del filtro pasa bajos está descrito por la función de transferencia de orden cuatro

$$H_{LP}(z) = \frac{0,0004 + 0,0017z^{-1} + 0,0025z^{-2} + 0,0017z^{-3} + 0,0004z^{-4}}{1 - 3,1806z^{-1} + 3,8612z^{-2} - 2,1122z^{-3} + 0,4383z^{-4}}$$

y su implementación en bloques de se presenta en la figura 50.

Para la construcción de este sistema no basta con configurar los valores de las

constantes; como el sistema va a ser implementado en la FPGA cada bloque demanda configurar también los tamaños en bits de cada constante y de cada salida. Para escoger el valor de salida es necesario analizar la señal de entrada del ADC que viene entre valores de 0,65 y 2,65 V que corresponde a la señal del micrófono de -1 y 1 V montada sobre el nivel de directa de 1,65 V para no dañar el ADC ya que este no lee valores negativos. Para obtener la señal de nuevo después del ADC entre -1 y 1 se debe restar 2048, por lo que los valores que componen el filtro deben trabajar igualmente con 12 bits signados en complemento a dos y adicionando el punto binario sobre el bit 11. Para escoger el número de bits de las constantes solo se toma aquella configuración de longitud binaria y punto binario en donde se acerque de mejor manera al valor buscado; es por esto que para cada constante la longitud binaria es diferente.




Figura 50. Forma directa I del filtro pasa bajos

Para completar el filtro pasabandas, se diseñó de igual manera el filtro pasa altas al pasa bajos y teniendo las mismas consideraciones para las longitudes binarias, es decir, salidas de 12 bits signadas en complemento a dos con punto flotante en

el bit 11 y representaciones binarias para las constantes en donde el valor fuera más cercano al deseado. El filtro pasa altas de orden cinco tiene por función de transferencia

$$H_{HP}(z) = \frac{0,927 - 4,633z^{-1} + 9,266z^{-2} - 9,266z^{-3} + 4,633z^{-4} - 0,927z^{-5}}{1 - 4,847z^{-1} + 9,402z^{-2} - 9,119z^{-3} + 4,424z^{-4} - 0,858z^{-5}}$$

y en la figura 51 al implementación en forma directa I.




Figura 51. Forma directa I del filtro pasa altas

Una vez filtrada la señal se pasa a elevarla al cuadrado como se especificó en el aparatado de las simulaciones. Esta tarea en *System Generator* es llevada a cabo por un multiplicador al cual se le ingresa la misma señal del micrófono por sus dos terminales. Para su funcionamiento solo es necesario especificar el tipo de salida que se va a obtener de la operación matemática, por lo que se configura de nuevo a 12 bits con punto flotante en el bit 11, pero en esta oportunidad se deja

sin signo la salida, ya que todos los resultados van a ser cero o positivos. Siguiendo con la construcción del sistema de procesamiento y tratamiento, el bloque que sigue es el detector de envolvente. Este bloque se realiza también en la forma directa I, y se presentó ya en la figura 42 cuando las simulaciones se hicieron con bloques discretos, por lo que no se repite de nuevo su construcción acá por ser totalmente análogo el proceso.

Por último se construyó la ventana de integración, la cual estuvo acompañada del bloque de *System Generator* que facilita la construcción de filtros FIR. La ecuación que describe la ventana de integración es parecida a la descrita por un filtro FIR, en donde solo cambia los coeficientes que se tiene para cada retraso. En la figura 52 se presenta el sistema diseñado para la ventana de integración.




Figura 52. Ventana de integración en *System Generator*

A la salida de la venta de integración se presentan dos bloques más que son el de reubicar el punto binario y convertir una longitud binaria. Esto ayuda al funcionamiento del sistema ya que el filtro trabaja con toda la precisión que requiere a su salida y es necesario recortar la señal a los valores para los cuales se diseñó todo el sistema. Al *FIR Compiler* se le ingresaron los valores encontrados para la ventana de integración que fueron probados durante las simulaciones.

6.4.4 Sistema de detección

Al igual que la etapa de procesamiento, el sistema de detección está enfocado en el manejo de la señal del micrófono de la que se busca abstraer la FCF y se

construyó en *System Generator* aprovechando que ya se habían realizado simulaciones, facilitando el paso de los diagramas realizados en *Simulink* a la descripción gráfica con el *Toolbox* provisto por *Xilinx*.

Para la implementación de esta etapa fue necesario realizar dos cambios respecto al mostrado en las simulaciones y agregar un elemento que no había sido considerado. El primer cambio es la omisión de uso de los buffers con habilitación para el paso de los datos, esto dado que solo es necesario la activación consecutiva del cumplimiento de las condiciones, y los buffers en las simulaciones solo estaban para verificar que en cada etapa estuviera ocurriendo lo deseado; es por eso que al final de este nuevo sistema se da una señal habilitadora general junto al dato de tiempo que hay entre aparición de dos picos consecutivos. El segundo cambio está en la discriminación por tiempo en donde ya no es necesario el uso de memorias como en la simulación; acá se usa un contador que aumenta la cuenta en uno cada 0,00025 s, y cada vez que se cumple la condición de umbral o alcanza su límite de 65536 (16 bits) se reinicia y comienza de nuevo a contar. En la figura 53 se presenta el diseño del contador para la discriminación por tiempo de picos.




Figura 53. Contador para discriminación por tiempo de picos

Para la implementación de la discriminación por tiempo se agregan dos nuevos elementos al sistema. El primero es el Buffer_MemoriaRST que permite que cada vez que exista un pico que paso la discriminación por amplitud pase el valor del contador y al siguiente flanco de subida del reloj el dato vuelva a cero, para evitar

que el mismo dato cumpla varias veces la misma condición del comparador; su construcción se puede ver en la figura 54. El segundo elemento es un registro, que funciona como una memoria manteniendo el valor del contador del último pico que cumplió con la condición de tiempo, permitiendo el funcionamiento del nuevo elemento agregado a este sistema: la memoria ROM para encontrar la frecuencia.




Figura 54. Buffer con señal de reinicio

Dado que en la FPGA no cuenta con una unidad de división, cumplir con la operación del inverso del periodo para obtener la frecuencia no es una tarea que pueda ser implementada fácilmente. Es por esto que para el proyecto esta necesidad se solucionó con la implementación de una tabla de consulta (LUT, por sus siglas en inglés *Lookup Table*), en donde se usó el valor del contador como selector de la posición deseada. Esta ROM cuenta con 800 posiciones, en donde cada casilla es un resultado de respuesta a la entrada en el puerto de dirección, y la salida corresponde a una aproximación con valor de salida equivalente a

$$y(T) = \frac{f_m}{10T}$$

en donde f_m corresponde a la frecuencia a la que cuenta el contador, que en este caso es de 4000 por segundo y T es la salida del contador dividido en diez. Este factor de diez aparece ya que la señal $1/T$ es muestreada a 400 Hz, lo cual es suficiente para tener una buena respuesta a la salida de la memoria ROM. El bloque que reduce el contador a entradas entre 0 y 799 para la ROM es una ganancia con constante de 0,1 sin punto flotante y que redondea el valor a la salida al valor entero más cercano. En la figura 55 se ve el sistema entero

implementado para la detección de picos y obtención de la frecuencia de cada pulso.




Figura 55. Sistema de discriminación completo

Todo este sistema permite, a partir de la señal fonocardiográfica procesada, obtener los picos con dos discriminaciones y medir su periodo de duración, lo cual está implementado a través de una memoria ROM que facilita la operación de división y así obtener la medida de la FCF latido a latido. En la figura anterior se puede observar que la señal de salida de la ROM pasa por un bloque de *Down Sample*, que reduce las muestras de 4000 Hz a 10 Hz. Este bloque hace parte de la entrega de datos a la memoria que facilita la etapa de visualización que será el siguiente tema a tratar.

6.4.5 Visualización

La pantalla de conexión VGA de la empresa *Terasic* es un LCD de 800x480 px de resolución el cual permite usar 24 bits de color, 8 bits por color RGB. En este proyecto se pensó el uso de la pantalla como una herramienta que permitiera ver el cambio de la FCF y los cambios en las contracciones uterinas, reflejando el deseo de diagnóstico a partir de la herramienta acá diseñada. Para el uso de esta pantalla se diseñó un *Core* con el apoyo de Juan Pablo Osorio Ospina quien en su trabajo de grado *Implementación en FPGA de un sistema para reconocimiento de imágenes provenientes de un radar RASCAN* también uso este dispositivo como herramienta de visualización de su sistema. El *Core* está desarrollado en

lenguaje VHDL buscando especialmente controlar de manera óptima los diferentes tiempos de sincronismo y generar la señal de reloj necesaria para este dispositivo.

Para las pantallas de conexión VGA debe existir estrictamente tres señales de sincronismo que permitan llevar de manera deseada la señal o imagen que se piensa reflejar en ella; estas son: la señal de reloj de funcionamiento, la señal de sincronización vertical y la señal de sincronización horizontal, las cuales permiten conocer en qué punto de la matriz de píxeles se está para poder pintar correctamente la imagen que se desea mostrar.

Es por esto que a partir del tamaño en píxeles de la pantalla, su frecuencia de refresco o pantallazos por segundo y su reloj de funcionamiento estas señales deben cumplir con tiempos exactos de duración para permitir funcionar la pantalla de manera óptima. En la tabla 5 se presenta las medidas de los principales parámetros a tener en cuenta para la construcción de la señal sincrónica horizontal, y en la figura 56 el diagrama de tiempos entregados por la compañía en su manual de usuario para esta misma señal.

Tabla 5. Parámetros de la señal de sincronización horizontal. (Tomado de: Terasic. *User manual for LTM display*)

Parámetro	Símbolo	Tiempo	Unidad
Frecuencia de reloj	NCLK	33	MHz
Ancho pulso HSYNC	t_{hpw}	1	NCLK
Dato válido horizontal	t_{hd}	800	NCLK
<i>Back porch</i> horizontal	t_{hbp}	216	NCLK
<i>Front porch</i> horizontal	t_{hfp}	40	NCLK
Tiempo de <i>enable</i>	t_{ep}	800	NCLK




Figura 56. Diagrama de tiempos señal de sincronización horizontal. (Tomado de: Terasic. *User manual for LTM display*)

La señal de sincronización vertical depende tanto de los flancos de bajada de la señal de reloj como de la señal de sincronización horizontal; cada vez que se cumple todo un ciclo horizontal, la señal de sincronización vertical cambia, es decir, cada vez que se termina un recorrido de las columnas de la pantalla se cambia la fila. En la tabla 6 se puede apreciar los parámetros que debe cumplir la señal de sincronización vertical y en la figura 57 su diagrama de tiempos.

Tabla 6. Parámetros de la señal de sincronización vertical. (Tomado de: Terasic. *User manual for LTM display*)

Parámetro	Símbolo	Tiempo	Unidad
Ancho pulso VSYNC	t_{vpw}	1	H
Dato válido vertical	t_{vd}	480	H
Back porch vertical	t_{vbp}	35	H
Front porch vertical	t_{vfp}	10	H
Tiempo de enable	t_{DEN}	480	H




Figura 57. Diagrama de tiempos señal de sincronización vertical. (Tomado de: Terasic. *User manual for LTM display*)

Para corroborar los tiempos y el funcionamiento de las señales con el Core diseñado se usó la herramienta *Isim* que permite revisar, a partir del código VHDL, como se está comportando las salidas del sistema a partir de las entradas. En la figura 58 se presenta una imagen del comportamiento obtenido con esta herramienta de simulación de código de descripción de hardware.




Figura 58. Señales de sincronización del Core

Hasta este punto se tiene el Core básico para usar la pantalla y graficar algunas imágenes como el fondo, líneas o cuadrados mediante algún sistema adicional. Pero la idea de usar una pantalla para visualizar señales o imágenes comprende un elemento adicional para el almacenamiento de datos que puedan ser

revisados de forma independiente por parte del controlador de la pantalla. Es por esto, que siguiendo la construcción conocida, se agregó una memoria RAM *dual-port* que permite controlar el mismo registro, tanto en acciones de escritura como de lectura por dos sitios diferentes, y lo más importante es que se puede hacer a frecuencias de señal de reloj diferentes. La construcción de esta memoria fue llevada a cabo con la ayuda de la librería *LogiCORE IP*, en donde solo se necesita especificar tres parámetros fundamentales: profundidad de la memoria, ancho de los datos almacenados y los datos con los que debe empezar o se deben cargar si es reiniciada.

Dado el tamaño de la pantalla y el área destinada para graficar las señales, se determinó que la memoria debería tener un ancho de 8 bits y una profundidad de 700 datos, lo que da un total de 700 KB o 5600 bits de memoria. A partir de los valores determinados para el diseño de la memoria, se le adiciono al controlador de la pantalla un contador de 700 posiciones, el cual está encargado de sacar de la memoria RAM los datos, los cuales son recibidos por la pantalla y graficados; esta operación de lectura se realiza a través del puerto B de la memoria y se realiza a una frecuencia de 50 MHz; las operaciones de escritura se realizan a la misma frecuencia pero en el puerto A. Es a la entrada de escritura de esta memoria RAM que se conecta el bloque de *Down Sample* presente en el sistema de detección de picos, ya que la intención es que cada segundo se grafiquen 10 px, lo que daría en total 70 s de visualización de la señal antes de que comience de nuevo la señal en el extremo izquierdo de la pantalla.

Para controlar la señal de dirección de escritura se usa un contador a manera de ADC, es decir, permite que se escriban datos sobre la RAM a una velocidad de muestreo, que en este caso es de 10 Hz para poder obtener los 70 s de duración de un pantallazo. En la figura 59 se puede observar el diagrama de conexiones entre la memoria RAM y la pantalla.




Figura 59. Diagrama de conexiones RAM - Core VGA

6.5 ENSAMBLE DE LOS SISTEMAS

Para unir todos los sistemas descritos e implementados para cumplir con los objetivos de este proyecto puede usarse dos métodos diferentes: usando *System Generator*, empleando *Black Boxes* que permiten incluir entidades descritas en código VHDL para unir todo de manera gráfica a través de la *Toolbox* en *Simulink* o usando código VHDL, exportando los sistemas desarrollados en *System Generator* a código de descripción de hardware permitiendo tener una entidad superior en donde se ubican todos los sistemas descritos de manera independiente y se unen a través de señales. En este caso, dado que las señales de reloj están creadas en VHDL y son las más importantes para el buen funcionamiento de las diferentes entidades, se decidió llevar todos los sistemas a *Xilinx ISE* en código VHDL, en donde los diferentes sistemas desarrollados se unieron a partir de señales.

Para llevar de manera correcta la conexión de todos los sistemas se deben tener precauciones y conocer muy bien cada una de las entidades que se pretende conectar. Lo primero es identificar las entradas y salidas de cada entidad, su dimensión binaria y su tipo, lo que facilita el proceso de creación de las señales

necesarias para conectar los bloques entre sí, identificando si se puede hacer de manera directa o es necesario realizar un proceso de conversión para que los datos coincidan.

Una vez comprendido y unido cada uno de las entidades es necesario entender las salidas y entradas generales de todo el sistema en conjunto, es decir, saber que señales entran a la entidad superior y cuales salen; esta tarea facilita y permite llevar a buen término la construcción del *Constraint*, que es el archivo en donde se describen todas las conexiones externas a la FPGA. Para este proyecto las entradas y salidas de todo el sistema se ubican en dos dispositivos principales: el ADC que es por donde ingresan a la FPGA las señales que van a ser procesadas y la pantalla que es a donde la FPGA se conecta para permitir la visualización de los resultados obtenidos. En la figura 60 se presenta el diagrama de conexiones.




Figura 60. Diagrama de conexiones sistema global

Como se había explicado antes, la señal de la intensidad de las contracciones uterinas no necesita un proceso de tratamiento de señal especial, es por esto que pasa directamente al controlador VGA para su visualización retrasada el número de veces suficiente para que la FCF y la ICU se presenten al mismo tiempo.

7. RESULTADOS

Dentro de todo el desarrollo descrito anteriormente se ha presentado la mayoría de las etapas como procesos de simulación o construcción conceptual para explicar las intenciones y alcances de este proyecto. En este capítulo se busca mostrar, a través de imágenes y mediciones, todos los procesos realizados y probados con éxito, que permita conocer y evidenciar los resultados logrados e identificar de manera más concreta las posibles investigaciones futuras basadas en los conocimientos reportados y adquiridos durante la ejecución de este proyecto.

La construcción de todos los circuitos que fueron empleados durante este proyecto fue acompañado en gran medida por programas de simulación, desde las pruebas hasta las especificaciones de fabricación de las tarjetas electrónicas. Gracias a estos procesos se pudo ver una aproximación de cómo serían estas tarjetas, lo que permitió corregir errores y redimensionar los caminos y soportes de cobre para los diferentes elementos que se ubicarían sobre la PCB para el correcto funcionamiento de cada uno de los sensores.

Las tres tarjetas se diseñaron con la intención de usar el mínimo tamaño posible, es por esto que la mayoría de componentes trabajados fueron de montaje superficial; los únicos elementos que se conservaron *thru hole* fueron aquellos que por su desempeño o función eran necesarios ser cambiados o reposicionados fácilmente, como el *trimmer* para calibrar la referencia del amplificador encargado de condicionar la señal del sensor piezo-resistivo. En la

figura 61 se presenta las tres tarjetas construidas a partir del diseño presentado en *Altium Designer*.




Figura 61. Tarjetas electrónicas usadas

Gracias a estas tarjetas se pudo obtener señales de prueba que permitieran validar y corregir el funcionamiento de cada una de las etapas del circuito. Estas señales fueron respuesta de pruebas manuales ya que hasta este momento no se cuenta con autorización ni validaciones suficientes para realizar pruebas reales. La primera prueba de cada sensor fue adquirida por medios distintos al ADC de la FPGA, ya que a este punto no se encontraba implementado el sistema ni maneras de visualización; es por esto que se buscaron maneras alternas que permitieran, en la prontitud del proyecto, conocer el comportamiento de salida de cada uno de los sensores. Para el micrófono se usó la tarjeta de audio del computador y el software de grabación *Audacity*, con lo cual se logró comprobar si los niveles capturados estaban entre lo deseado y si al reproducir la grabación se obtenía grabaciones entendibles. En la figura 62 se presenta la fonocardiográfica grabada con el micrófono piezo-eléctrico y la campana para un adulto, con una frecuencia de muestreo de 4000 Hz.

Para las pruebas de los dos sensores de presión implementados en la PCB se usó un *Arduino UNO* para poder captar estas señales y conocer cuál era el comportamiento presentado por cada uno de los dos sensores. Este microcontrolador se seleccionó porque ha sido usado en varias ocasiones y tiene librerías que permiten adquirir datos por el puerto ADC de manera sencilla con

una resolución de 10 bits, además que cuenta con comandos ya definidos para realizar operaciones de comunicación serial, facilitando el proceso de entrega de datos a *MatLab* en donde se pueden graficar de manera rápida los datos recibidos. En la figura 63 se presentan las señales obtenidas de cada uno de los sensores de presión muestreadas a 300 Hz.




Figura 62. Señal de prueba del micrófono




Figura 63. Señal de prueba de sensores de presión. A) piezo-eléctrico. B) piezo-resistivo.

Otro de los componentes importantes en este proyecto y que facilitó enormemente la captura de señales de audio de prueba fue la implementación de

la campana. Como se había descrito anteriormente, la campana fue un diseño apoyado por el diseñador industrial Camilo Andrés Páramo Velásquez perteneciente al grupo de Bioingeniería. Su diseño fue desarrollado en el software *Rhinoceros* y llevado a cabo en los laboratorios de mecánica de la UPB en acrílico. Esta campana permitió situar el micrófono y una tarjeta PCB dentro de ella permitiendo tomar señales de audio más cómodamente. En la figura 64 se muestra la campana fabricada y la forma como quedan embebidos el micrófono y la tarjeta electrónica.




Figura 64. Campana construida

Para la validación del sistema de detección y medida de la FCF se usó principalmente la herramienta de simulación *System Generator* que permite visualizar el comportamiento de la señal en todo su tránsito a través de cada uno de los diferentes bloques. En este caso se usaron dos grabaciones que se tenían previamente de proyectos anteriores, registrando la salida obtenida al final del tratamiento y tarea de medición. En la tabla 7 se presenta los resultados obtenidos de estas dos grabaciones.

Tabla 7. Resultados del sistema con grabaciones proyectos anteriores

Archivo	# latidos por auscultación	# latidos sistema	# latidos verdaderos	# latidos falsos o no captados	% Error
p3.wav	46	45	43	3	6,98
P4.wav	54	66	36	48	33,4

En la tabla se presentan cinco parámetros que tienen como intención medir la certeza de detección del sistema implementado; el número de latidos por auscultación es la medida de los pulsos que aparecen en la grabación escuchados directamente a través de la herramienta *Audacity*, el número de latidos del sistema son los picos detectados por el sistema como evento cardiaco, los latidos verdaderos muestra el número de picos detectados por el sistema que corresponden a eventos cardiacos, el número de latidos falsos suma tanto los pulsos detectados por el sistema que no son eventos cardiacos y los picos que no fueron detectados y el sistema debió de hacerlo, por último se presenta una medida tentativa del error a partir de los pulsos detectados correctamente y el total de pulsos presentes en la grabación. Para ambas grabaciones se trabajó con constante de amplitud de 0,3 V y constante de tiempo de 0,3 s.

Para las mediciones se presentan dos grabaciones con características distintas. El archivo *p3.wav* es una grabación con poca presencia de ruido entre las frecuencias que pasan a través del filtro, por esto el sistema detecta en su mayoría los picos correctamente, solo presentando algunos picos falsos por ruido y algunos que dejo de detectar por la misma razón, presentando finalmente un error aproximado al 7%; la medida de la FCF a pesar de verse afectada en algunos intervalos por estos picos de ruido, en la mayor parte del sistema entrega medidas confiables y cercanas al promedio obtenido de la grabación real. En cambio el archivo *p4.wav* es una grabación que contiene altos niveles de ruido entre las frecuencias que deja pasar el filtro, por lo que descontrola y altera las medidas; aunque el error es del 33,4%, en verdad puede ser catalogado en un

porcentaje mayor, ya que la detección errónea de picos se da entre picos reales, por lo que el cálculo de la FCF es totalmente disparejo con la realidad de la grabación, convirtiendo esta medida de FCF en algo totalmente desconfiable para esta grabación.

El mismo proceso anterior se aplicó a dos señales grabadas con el micrófono implementado en este trabajo a un adulto. En la tabla 8 se presentan los resultados para estas dos grabaciones.

Tabla 8. Resultados del sistema con grabaciones del micrófono piezo-eléctrico

Archivo	# latidos por auscultación	# latidos sistema	# latidos verdaderos	# latidos falsos o no captados	% Error
adulto1.wav	22	21	20	2	9,1
adulto2.wav	12	10	6	12	50

Para el archivo *adulto1.wav* la prueba se realizó sin agregar ruido, es decir, tomando el audio de la forma más estática posible y en un ambiente sin mayor interferencia externa de ruidos. Se puede ver que la detección fue muy buena con la implementación de este método, los dos picos erróneos que se presentaron fueron: uno no detectado que corresponde al primero, ya que si aparece muy rápido al principio de la toma de datos, el sistema no lo toma como válido por el tiempo que ha transcurrido desde cero hasta ese pico, y el segundo fue uno falso que fue erróneo porque un pico sobrepaso el umbral de amplitud.

Para el archivo *adulto2.wav*, se realizó con movimientos voluntarios de la campana para generar picos erróneos; esta detección no fue tan buena ni certera por la aparición de picos de ruido que hacen fallar en la discriminación de amplitud y tiempo el sistema, lo que demuestra la necesidad de un sistema adicional de tratamiento que permita diferenciar de mejor manera los eventos cardiacos de los ruidos presentados en la señal. Se cumple la misma condición que la señal con ruido de las primeras pruebas, es decir, así el error se muestre

de 50%, el error es mayor ya que no logra detectar en todos los momentos la frecuencia correcta por la aparición de los picos de ruido que son captados como eventos cardiacos.

El proceso de adquisición de datos y visualización se probó en un solo proceso con el sensor de presión piezo-resistivo, buscando validar el comportamiento del sensor aprovechando las pruebas de estos dos sistemas críticos e indispensables para el proyecto planteado. Usando VHDL para unir todos los sistemas como se describió en el capítulo anterior, se unió el sensor de presión a la entrada del ADC para la conversión, pasando esos datos de 12 bits de longitud a 8 bits, que es la longitud binaria con que funciona el Core de VGA; los datos se muestrearon a 10 Hz y llevados directamente a la memoria RAM que almacena la señal a graficar. En la figura 65 se presenta la señal obtenida y graficada en la pantalla para pruebas de presión manual del sensor piezo-resistivo.




Figura 65. Señal del sensor de presión en la pantalla

Para la prueba del detector de picos con discriminaciones se llevó una señal de prueba parecida a la presentada en la figura 28 a una memoria ROM que entrega 4000 datos cada segundo. Para este sistema se realizaron dos pruebas: la primera fue con una configuración de 0 en ambas constantes para obtener todos los picos de la señal de prueba, la segunda fue con una configuración de 0,6 V y 300 ms, para validar el funcionamiento de las discriminaciones. En la figura 66 se presenta los picos obtenidos de la señal de prueba visualizados en la pantalla.




Figura 66. Gráficas en la pantalla LCD. A) Detector de picos sin discriminación, B) Detector de picos con discriminación de 0,6 V y 300 ms, C) Señales graficadas a la vez, en la parte inferior se presenta la respuesta del sensor de presión mientras que en la parte superior se presenta la FCF

En la figura se aprecia la correspondencia adecuada de los picos a los parámetros establecidos, permitiendo conocer la estabilidad de su implementación. El cambio de la longitud binaria de la señal de entrada a la mostrada en la pantalla es un proceso interno en donde los niveles se cambian de 4096 a 255 para permitir que los datos queden ubicados dentro de la pantalla, reflejando una idea en amplitud y tiempo de la ocurrencia de la señal.

A lo largo de las pruebas se emplearon dos elementos para introducir la información de interés a la unidad de procesamiento. El primero fue una memoria ROM programada para entregar 4000 datos por segundo; la segunda fue un ADC. Estas dos herramientas fueron utilizadas para un propósito común, proveer bloques de información a los dispositivos de procesamiento, de tal manera que se determinaran las diferencias principales entre los dos modelos. En esta investigación se determinó que la desventaja principal radica en que la FPGA no

se pueden almacenar gran volumen de datos, por lo que el uso de la memoria ROM como motor de datos es muy limitado y solo permite unos cuantos segundos de grabación, por lo que el uso del ADC es la mejor opción

8. CONCLUSIONES

A partir de la consulta y el trabajo realizado durante todo el proyecto se pudo construir e iniciar una nueva investigación en torno a la implementación de la tocardiografía como un método de diagnóstico médico confiable y asequible, pero que demanda estudios más avanzados en el tratamiento de las señales especialmente en la señal del micrófono.

En este trabajo se usaron tres sensores diferentes para lograr el registro de las dos señales necesarias para el sistema: un micrófono piezo-eléctrico para la obtención del sonido cardíaco fetal y una lámina piezo-eléctrica y un sensor piezo-resistivo para capturar la intensidad de las contracciones uterinas.

Los circuitos implementados presentaron buenas respuestas a las pruebas realizadas, permitiendo obtener las señales para los que fueron diseñados; sin embargo, en la implementación de estos circuitos sobre las PCBs para realizar las pruebas, se encontraron tres inconvenientes que afectaron las señales adquiridas: el primero corresponde a la señal fonocardiográfica captada por el micrófono, a la cual es necesario aumentarle la ganancia por la pérdida de energía de la señal por su recorrido hasta la superficie del cuerpo; la segunda constituye la construcción e implementación en la tarjeta de un filtro análogo *antialiasing* para la señal del micrófono que impida el paso de las frecuencias que estén por encima de la mitad de la frecuencia de muestreo; el tercero es la necesidad de adecuar la señal de la lámina piezo-eléctrica a niveles entre 0 y 3,3 V para cumplir con las restricciones del ADC de la FPGA.

Una vez estudiado los criterios de selección de un micrófono dependiendo de la aplicación deseada, es necesario tener en cuenta la impedancia de salida de este, pues influye en la longitud máxima de los cables que llevan la señal. Una impedancia alta como la que presenta los micrófonos piezoeléctricos restringe el largo del cable más que los micrófonos de otros tipos que presentan una impedancia de salida menor. Esto se debe a la pérdida de señal a través del cable, reduciendo su amplitud y fidelidad en la captura de datos.

La señal fonocardiográfica fue sujeto de diferentes rutinas y simulaciones, obteniendo que: la amplitud del momento cardíaco S1 generalmente tiende a ser mayor que la amplitud del momento cardíaco S2, lo que permite discriminar en amplitud para la detección de FCF a partir de los picos S1. El ancho de banda de ambos momentos se concentra con mayor energía entre los rangos de 10 y 200 Hz, lo que permite determinar los parámetros fundamentales para la construcción de los diferentes filtros a ser usados; los tiempos de aparición entre S1 y S2 son mayores a los transcurridos entre S2 y S1, lo que asegura una diferencia de aparición que puede ser implementada en la discriminación temporal. Todas estas características permitieron que el diseño de los diferentes métodos tuviese parámetros claros que facilitaran la determinación de los mejores procesos para maximizar el desempeño del sistema en su totalidad.

El uso de la plataforma de descripción de hardware gráfica *System Generator* facilitó la construcción y validación de los sistemas desarrollados en la FPGA en código VHDL, permitiendo realizar las tareas de simulación específicas del sistema planteado y deseado, lo que ayudó a entender y diseñar conociendo que la implementación tendrá el mismo comportamiento una vez estuviera trabajando sobre la FPGA. La unión entre este software y el código VHDL agilizó las tareas de diseño e implementación, lo que facilitó la ejecución deseada con ayudas rápidas y eficaces.

En este proyecto se aprovechó la ventaja de procesamiento en paralelo de la FPGA a lo largo de los diferentes sistemas, como es el caso del sistema de

adquisición con un ADC de dos canales para ambas señales y a la vez un control completo para el uso de una pantalla VGA que permitió observar el comportamiento del sistema a su salida, obteniendo resultados favorables y que cumplen con la tarea para la fue construido cada uno.

También se abona una serie de sistemas divididos en diferentes *Cores* que permiten transportarlos a otras familias de FPGAs o reutilizarlos en otros proyectos de manera individual. Esto representa la gran ventaja de diseño general en VHDL, lo que convierte la implementación de un periférico con su controlador o un sistema de operaciones complejo en una serie de entradas y salidas que facilitan la migración a cualquier otro proyecto.

9. TRABAJOS FUTUROS

Presentando los resultados obtenidos en este proyecto y los rendimientos obtenidos por los circuitos y sistemas nacen una serie de posibilidades de diseño, construcción e implementación que permitan mejorar el desempeño de la investigación realizada. Por el lado de los circuitos nace la posibilidad de estudio de nuevas formas de adquirir las dos señales acá trabajadas, que faciliten la intención de medición de bioseñales fetales para la detección de anomalías y problemas que puedan aparecer durante el periodo de gestación o en el momento del parto.

Para los circuitos diseñados en el trabajo, se propone continuar con las investigaciones que permitan desarrollar sistemas más completos y complejos con el propósito de mejorar el desempeño en la captura de la señal. El uso de un filtro *antialiasing* es requerido para evitar la aparición de frecuencias parasitas, producidas por la frecuencia de muestreo y la frecuencia de entrada de la señal fonocardiográfica. Con él se logra evitar funcionamiento inadecuado o la aparición de eventos impropios que acarrear errores.

Se propone el diseño de una tarjeta central compacta, que comprenda el diseño y construcción de los filtros analógicos lineales sobre la tarjeta, pues el propósito es aminorar el costo computacional realizado sobre el motor de procesamiento que esté usando. En la figura 67 se presenta una propuesta desarrollada con la herramienta *Altium*, cuenta con un filtro pasabandas analógico de orden cuatro tipo *Chebyshev I* diseñado con la herramienta *FilterPro* de *Texas Instruments*.




Figura 67. Tarjeta electrónica 3D con filtro pasabandas analógico

Se propone utilizar técnicas acústicas o diseños de acople mecánico a campanas empleadas en fonendoscopios para optimizar la calidad o amplitud de la señal fonocardiográfica percibida, mejorando el desempeño del sistema. También resulta conveniente el estudio de nuevos métodos de implementación tanto en hardware como en software para aumentar las condiciones de relación señal a ruido de la señal fonocardiográfica, mejorando la interpretación de las características de esta señal. Por esto, se recomienda la implementación de métodos como la transformada de *Wavelet* para descomposición de la señal y la reducción de ruido.

Adicionalmente, el uso de múltiples micrófonos es utilizado también por algunos autores para determinar la posición del feto. Entonces, con el sistema desarrollado y un multiplexor a la entrada un muestreo de diferentes señales en una base de tiempo fija puede ser logrado.

Por último, se propone la implementación de los algoritmos desarrollados en el presente trabajo en redes de sensores inalámbricos para apoyar al proyecto Madre Canguro. Con esto, se busca fortalecer el monitoreo continuo de madres con embarazos clasificados de alto riesgo y neonatos, ya sea usando redes inalámbricas como internet o inclusive la red de telefonía celular, permitiendo a los médicos tener información constante y suficiente para diagnósticos oportunos.

BIBLIOGRAFÍA

- Alegsa. (19 de julio de 2013). *Definición de piezoelectricidad*. Obtenido de <http://www.alegsa.com.ar/Dic/piezoelectricidad.php>
- Arellano, E. (15 de Junio de 2013). *Frecuencia Cardíaca Fetal*. Obtenido de <http://www.slideshare.net/ESKA4925/frecuencia-cardaca-fetal>
- BabyCenter. (2013). *¿Es seguro hacerse muchos ultrasonidos?* Obtenido de <http://espanol.babycenter.com/a4200025/es-seguro-hacerse-muchos-ultrasonidos>
- Bebés y más. (5 de octubre de 2005). *El meconio, ¿qué es?* Obtenido de <http://www.bebesymas.com/lactancia/el-meconio-que-es>
- Bojanini, J. F., & Gómez, J. G. (2004). RESULTADOS OBSTÉTRICOS Y. *Revista Colombiana de Obstetricia y Ginecología*, 114-121.
- Dalcame. (19 de julio de 2013). *Fonocardiografía*. Obtenido de <http://www.dalcame.com/fono.html#.UemV5Y1yFsk>
- DANE. (2012). *Muerte fetal por edad de la madre*.
- DANE. (2012). *Muerte fetal por grupo de causas de defunción*.
- DANE. (2012). *Resultados nacimientos y defunciones fetales*. Obtenido de DANE: http://www.dane.gov.co/index.php?option=com_content&view=article&id=787&Itemid=119
- Díaz, J., & Gallego, B. (2005). Laennec y el estetoscopio. *Revista Cubana de Medicina General Integral*.

- Dinamometro. (20 de mayo de 2013). *Dinamometría*. Obtenido de <http://dinamometro.org/dinamometria/>
- Espinoza, J. (1973). Sufrimiento Fetal. *Revista Chilena Pediatría*, 523-529.
- Flórez, C. E., & Soto, V. E. (2006). Fecundidad adolescente. *Notas de Población*, 41-73.
- Herrera, J. (15 de Junio de 2013). *Sufrimiento Fetal*. Obtenido de <http://www.slideshare.net/juanes/s-u-f-r-i-m-i-e-n-t-o-f-e-t-a-l-142286>
- Hipoxia. (19 de julio de 2013). *Hipoxia*. Obtenido de <http://hipoxia.org/>
- Honeywell. (2013). *FSS Low Profile Force Sensors*.
- index mundi. (9 de Enero de 2012). *Colombia. Tasa de mortalidad infantil*. Obtenido de <http://www.indexmundi.com/>
- Instituto Especializado Materno Perinatal: Maternidad de Lima. (2006). Evaluación del equilibrio ácido-base fetal. En *Guías Clínicas y Procedimientos para la Atención Obstétrica* (págs. 122-124). Lima.
- Knowles Acoustics. (2013). *BL Series Microphones*.
- Kovács, F., Horváth, C., Balogh, A., & Hosszú, G. (2011). Fetal phonocardiography—Past and future possibilities. *computer methods and programs in biomedicine*, 19-25.
- Laino, J. (2011). *Digital Audio Effects Based On Delay and Implementation on FPGA*.
- López, E. E. (2002). La salud en Colombia: ABRIENDO EL SIGLO... Y LA BRECHA. *Gerencia y Políticas de Salud*, 76-94.
- Martín, D., & Pagés, G. (2005). Sufrimiento Fetal. En *Obstetricia Moderna* (págs. 496-505). Venezuela: McGraw Hill.
- MathWorks. (19 de julio de 2013). *Xilinx System Generator and HDL Coder*. Obtenido de <http://www.mathworks.com/fpga-design/simulink-with-xilinx-system-generator-for-dsp.html>

- Measurement Specialties. (2013). *Piezo Film Sensors: Technical Manual*.
- Ministerio de la Protección Social. (2010). *Encuesta Nacional de Demografía y Salud*. Obtenido de Profamilia: http://www.profamilia.org.co/encuestas/Profamilia/Profamilia/index.php?option=com_content&view=article&id=62&Itemid=9
- Moghavvemi, M., Tan, B., & Tan, S. (2003). A non-invasive PC-based measurement of fetal phonocardiography. *Sensors and Actuators A: Physical*, 96-103.
- Octavo semestre. (19 de julio de 2013). *Técnicas de auscultación fetal*. Obtenido de <http://es.scribd.com/doc/33261921/69/TECNICAS-DE-AUSCULTACION-FETAL>
- Pan, J., & Tompkins, W. (1985). A Real-Time QRS Detection Algorithm. *IEEE Transactions on Biomedical Engineering*, 230-236.
- Ramírez, M. (15 de Junio de 2013). *Mecanismos y periodos del trabajo de parto*. Obtenido de <http://www.slideshare.net/UABCMEDICINA/mecanismosperiodos-y-vigilancia-del-trabajo-de-parto>
- Texas Instruments. (2013). *Instrumentation Amplifier INA326*.
- Universidad del Zulia. (febrero de 2012). *Estudio del bienestar y madurez fetal*. Obtenido de <http://www.slideshare.net/Medsfriend/estudio-del-bienestar-y-madurez-fetal>
- Uribe, R. (2 de Julio de 2013). *Ruidos Cardiacos*. Obtenido de <http://www.slideshare.net/RobertoUribeHenao/ruidos-cardiacos-s1-s2-s3-s4-desdoblamiento-reforzamiento-y-punto-de-maximo-impulso>
- Uribe, W., Duque, M., & Medina, E. (2005). Electrocardiografía y Arritmias.
- Vaisman, S., Salem, S., Holcberg, G., & Geva, A. (2012). Passive fetal monitoring by adaptive wavelet denoising method. *Computers in Biology and Medicine*, 171-179.

- Xilinx. (2007). *MicroBlaze Development Kit Spartan-3E 1600E Edition User Guide*.
- Zuckerwar, A. J., NASA Langley Res. Center, H. V., Pretlow, R., Stoughton, J., & Baker, D. (1993). Development of a piezopolymer pressure sensor for a portable fetal heart rate monitor. *IEEE transactions on bio-medical engineering*, 963-969.